DIALOG(R)File 352:Derwent WPI

(c) 2001 Derwent Info Ltd. All rts. reserv.

Image available 013159489 WPI Acc No: 2000-331362/200029

XRAM Acc No: C00-100458 XRPX Acc No: N00-249556

Semiconductor device e.g., electroluminescent display includes a circuit composed of thin film transistors having gate electrodes which overlap with lightly doped drain regions

Patent Assignee: SEMICONDUCTOR ENERGY LAB (SEME)

Inventor: ADACHI H; YAMAZAKI S

Number of Countries: 026 Number of Patents: 002

Patent Family:

Week Date Kind Applicat No Date Kind Patent No 200029 B 19991109 Α EP 99122343 20000517 A2 EP 1001467 19991109 200042 JP 99317714 20000804

Priority Applications (No Type Date): JP 98344893 A 19981117; JP 98318197 A 19981109 JP 2000216396 A

Patent Details:

Filing Notes Main IPC Kind Lan Pg Patent No

A2 E 69 H01L-027/12 EP 1001467

Designated States (Regional): AL AT BE CH CY DE DK ES FI FR GB GR IE IT

LI LT LU LV MC MK NL PT RO SE SI

40 H01L-029/786 JP 2000216396 A

Abstract (Basic): EP 1001467 A2

NOVELTY - The semiconductor device includes thin film transistors having gate electrodes which overlap with lightly doped drain regions. DETAILED DESCRIPTION - A semiconductor device has a complementary metal oxide silicon (CMOS) circuit comprising an n-channel thin film transistor (TFT) and a p-channel TFT. The semiconductor device comprises: (i) n-channel and p-channel TFTs, each gate electrode of these transistors having a first conductive layer (111, 112, 113, 115, 116, 117) in contact with a gate insulating film (103), and a second conductive layer (114, 118) in contact with both the first conductive layer and the gate insulator film; (ii) a semiconductor layer of the n-channel TFT comprising a first channel formation region, a first impurity region (105) in contact with the first channel formation region, and a second impurity region (106, 107) in contact with the first impurity region; (iii) a semiconductor layer of the p-channel TFT comprising a second channel formation region and a third impurity region (109, 110, 130, 131) in contact with the second channel formation region. The first impurity region of the n-channel TFT completely overlaps the second conductive layer. The third impurity region of the p-channel TFT partially overlaps the second conductive layer. USE - The semiconductor device is a display device using an organic electroluminescence material. The semiconductor device is incorporated into electronic equipment selected from a personal computer, a video camera, a portable information terminal, a digital camera, a digital versatile disk player, a goggle type display, an electronic game machine, and a projector (claimed).

ADVANTAGE - TFT has high reliability.

DESCRIPTION OF DRAWING(S) - The diagram shows a sectional view of a TFT. Substrate (101) Base film (102) Gate insulating film (103) First impurity region (105) Second impurity regions (106. 107) First conductive layers (111, 112, 113, 115, 116, 117) Second conductive layers (114, 118) Third impurity region (109, 110, 130, 131) pp; 69 DwgNo 1/39

Title Terms: SEMICONDUCTOR; DEVICE; ELECTROLUMINESCENT; DISPLAY; CIRCUIT; COMPOSE; THIN; FILM; TRANSISTOR; GATE; ELECTRODE; OVERLAP; LIGHT; DOPE; DRAIN; REGION, Derwent Class: L03; P81; P85; U11; U12; U13; U14, International Patent Class (Main): H01L-027/12; H01L-029/786, International Patent Class (Additional): G02F-001/1365; G09F-009/30; H01L-021/336; H01L-021/84, File Segment; CPI; EPI; EngPI

DIALOG(R)File 347:JAPIO (c) 2001 JPO & JAPIO. All rts. reserv.

06630582

Image available

SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

PUB. NO.:

2000-216396 [JP 2000216396 A]

PUBLISHED:

August 04, 2000 (20000804)

INVENTOR(s):

YAMAZAKI SHUNPEI

ADACHI HIROKI

APPLICANT(s): SEMICONDUCTOR ENERGY LAB CO LTD

APPL. NO.:

11-317714 [JP 99317714]

FILED:

November 09, 1999 (19991109)

PRIORITY:

10-318197 [JP 98318197], JP (Japan), November 09, 1998 (19981109)

10-344893 [JP 98344893], JP (Japan), November 17, 1998 (19981117)

INTL CLASS:

H01L-029/786; G02F-001/1365; G09F-009/30; H01L-021/336

ABSTRACT

PROBLEM TO BE SOLVED: To provide a technique for manufacturing a crystalline TFT of a structure which a gate electrode and an LDD region are overlapped, by a simple method.

SOLUTION: In an n-channel TFT, a structure in which an LDD region is overlapped with a gate electrode is formed. For this purpose, a process wherein the gate electrode is formed of a first conductive layer and a second conductive layer, an impurity element which gives a first n-type is added after the first conductive layer is formed, a first impurity region to be used as the LDD region is formed and an impurity element, which gives a second n-type is added after the second conductive layer is formed, is performed. A second impurity region, which is used as a source region and a drain, is formed. In this manner, a structure in which the LDD region is overlapped with the gate electrode is realized. In addition, in order to form the LDD region which does not overlap with the gate electrode, it is sufficient to remove a part of the second conductive layer.

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-216396 (P2000-216396A)

(43)公開日 平成12年8月4日(2000.8.4)

(51) Int.Cl.7		識別記号	FI	テーマコード(参考)
H01L	29/786		H01L 29/78	6 1 3 A
G02F	1/1365		G 0 9 F 9/30	3 6 5 Z
G 0 9 F	9/30	3 6 5	G 0 2 F 1/136	5 0 0
H01L	21/336		H01L 29/78	6 1 6 A
	•			617N

審査請求 未請求 請求項の数29 OL (全 40 頁)

(21)出願番号	特顧平11-317714
(22)出顧日	平成11年11月9日(1999.11.9)
(31)優先権主張番号	特願平 10-318197
(32)優先日	平成10年11月9日(1998.11.9)
(33)優先権主張国	日本 (JP)
(31)優先権主張番号	特膜平10-344893
(32)優先日	平成10年11月17日(1998.11.17)
(33)優先權主張国	日本(JP)


(71)出顧人 000153878 株式会社半導体エネルギー研究所 神奈川県厚木市長谷398番地 (72)発明者 山崎 舜平 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 安達 広樹 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

(54) 【発明の名称】 半導体装置およびその作製方法

(57) 【要約】

【課題】 本発明の第1の目的は、従来技術よりも簡便な方法で、ゲート電極としDD領域とをオーバーラップさせた構造の結晶質TFTを作製する技術を提供することを目的としている。

【解决手段】 nチャネル型TFTにおいてLDD領域がゲート電極と重なる構造とする。そのために、ゲート電極を第1の導電層と第2の導電層とから形成し、第1の導電層を形成した後で1回目のn型を付与する不純物元素を添加してLDD領域とする第1の不純物領域を形成し、第2の導電層を形成した後で2回目のn型を付与する不純物元素を添加する工程を行い、ソース領域とドレイン領域とする第2の不純物領域を形成するものである。このようにして、LDD領域がゲート電極と重なる構造を実現する。さらに、ゲート電極と重ならないLDD領域を設けるためには第2の導電層の一部を除去すれば良い。



101: 基板、102: 下地膜、103: ゲー・絶機膜、104,108: 弁礼形成領域、 105: 第1の不純物情域、106,107第2の不純物領域。 109: 110第3の不純物情域、130,131: 第3の不純物領域。 111、15: 非電腦(A)、12、116: 神電腦(B)、13、117: 非電腦(C)、 114、118: 第2の神電腦、119: 第1の脂肪絶線域、120,121: ソースを線、 122: ドレイを記録、123: ボラバー32/種、124: 第2の脂肪絶縁域

【特許請求の範囲】

【請求項1】 n チャネル型TFTとp チャネル型TFTで形成されたCMOS回路を含む半導体装置において、前記n チャネル型TFTと前記p チャネル型TFTのデート電極は、

ゲート絶縁膜に接して形成された第1の導電層と、該第 1の導電層と該ゲート絶縁膜とに接して形成された第2 の導電層とを有し、

前記11チャネル型TFTの半導体層は、チャネル形成領域と、該チャネル形成領域に接して形成された第1の下純物領域と、該第1の不純物領域に接して形成された第2の不純物領域とを有し、

前記pチャネル型TFTの半導体層は、チャネル形成領域と、該チャネル形成領域に接して形成された第3の不純物領域を有し、

前記nチャネル型TFTの前記第1の不純物領域は、前記第2の導電層と全てが重なるように設けられ、

前記pチャネル型TFTの前記第3の不純物領域は、前記第2の導電層と一部が重なって設けられていることを特徴とする半導体装置。

【請求項2】画素マトリクス回路の画素TFTと、nチャネル型TFTとpチャネル型TFTとで形成されたC MOS回路を含む半導体装置において、

前記画素TFTと、前記CMOS回路のnチャネル型T FTとpチャネル型TFTのゲート電極は、

ゲート絶縁膜に接して形成された第1の導電層と、該第 1の導電層と該ゲート絶縁膜とに接して形成された第2 の導電層とを有し、

前記画素TFTと前記nチャネル型TFTの半導体層は、チャネル形成領域と、該チャネル形成領域に接して 形成された第1の不純物領域と、該第1の不純物領域に 接して形成された第2の不純物領域とを有し、

前記pチャネル型TFTの半導体層は、チャネル形成領域と、該チャネル形成領域に接して形成された第3の不純物領域を有し、

前記画森TFTと前記nチャネル型TFTの前記第1の 下純物領域は、前記第2の導電層と全てが重なるように 設けられ、

前記pチャネル型TFTの前記第3の不純物領域は、前記第2の尊電層と一部が重なって設けられていることを特徴とする半導体装置。

【請求項3】 nチャネル型TFTとpチャネル型TFT とで形成されたCMO S回路を含む半導体装置におい て

前記nチャネル型TFTと前記pチャネル型TFTのゲート電極は、

ケート絶縁膜に接して形成された第1の導電層と、該第 1の導電層と該ゲート絶縁膜とに接して形成された第2 の導電層とを有し、

前記nチャネル型TFTの半導体層は、チャネル形成領

域と、該チャネル形成領域に接して形成された第1の下純物領域と、該第1の不純物領域に接して形成された第2の不純物領域とを有し、

前記りチャネル型TFTの半導体層は、チャネル形成領域と、該チャネル形成領域に接して形成された第3の不純物領域を有し、

前記nチャネル型TFTの前記第1の不純物領域の一部は、前記第2の尊電層と一部が重なるように設けられ、前記pチャネル型TFTの前記第3の不純物領域は、前記第2の尊電層と一部が重なって設けられていることを特徴とする半導体装置。

【請求項4】画素マトリクス回路の画素TFTと、nチャネル型TFTとpチャネル型TFTとで形成されたCMOS回路を含む半導体装置において、

前記画素TFTと、前記CMOS回路のnチャネル型TFTとnチャネル型TFTのゲート電極は、

ゲート絶縁膜に接して形成された第1の導電層と、該第 1の導電層と該ゲート絶縁膜とに接して形成された第2 の導電層とを有し、

前記画素TFTと前記nチャネル型TFTの半導体層は、チャネル形成領域と、該チャネル形成領域に接して形成された第1の不純物領域と、該第1の不純物領域に接して形成された第2の不純物領域とを有し、

前記pチャネル型TFTの半導体層は、チャネル形成領域と、該チャネル形成領域に接して形成された第3の下純物領域を有し、

前記画素TFTと前記nチャネル型TFTの前記第1の 不純物領域の一部は、前記第2の導電層と一部が重なっ て設けられ、

前記pチャネル型TFTの前記第3の不純物領域の一部は、前記第2の導電層の一部と重なって設けられていることを特徴とする半導体装置。

【請求項 5】一つの画素に、2つのnチャネル型TFTを有する半導体装置において、

前記2つのnチャネル型TFTのゲート電極は、ゲート 絶縁膜に接して形成された第1の導電層と、該第1の導 電層と該ゲート絶縁膜とに接して形成された第2の導電 層とを有し、

前記2つのnチャネル型TFTのの半導体層は、チャネル形成領域と、該チャネル形成領域に接して形成された第1の下純物領域と、該第1の下純物領域に接して形成された第2の下純物領域とを有し、

前記2つのnチャネリ型TFTの前記第1の不純物領域の一部は、前記第2の導電層と一部が重なって設けられていることを特徴とする半導体装置。

【請求項6】請求項5において、少なくとも一つのnチャネル型TFTはマルチゲート構造を有することを特徴とする半導体装置。

【請求項7】請求項5において、前記他方のnチャネル型TFTには、発光層を有する素子が接続されているこ

とを特徴とする半導体装置。

【請求項8】一つの画素に、nチャネル型TFTとpチャネル型TFTとを有する半導体装置において、

前記のチャネル型TFTとpチャネル型TFTとのゲート電極は、ゲート絶縁膜に接して形成された第1の導電層と、該第1の導電層と該ゲート絶縁膜とに接して形成された第2の導電層とを有し、

前記nチャネル型TFTのの半導体層は、チャネル形成 領域と、該チャネル形成領域に接して形成された第1の 不純物領域と、該第1の不純物領域に接して形成された 第2の不純物領域とを有し、前記第1の不純物領域の一 部は、前記第2の導電層と一部が重なって設けられ、

前記 p チャネル型TFTの半導体層は、チャネル形成領域と、該チャネル形成領域に接して形成された第3の不純物領域を有し、前記第3の不純物領域の一部は、前記第2の尊電層の一部と重なって設けられていることを特徴とする半導体装置。

【請求項9】請求項8において、前記nチャネル型薄膜トランジスタはマルチゲート構造を有することを特徴とする半導体装置。

【請求項10】請求項8において、前記pチャネル型T FTには、発光層を有する素子が接続されていることを 特徴とする半導体装置。

【請求項11】請求項1乃至請求項10のいずれか一項 において、

前記第1の不純物領域におけるn型を付与する不純物元素の農度が、1 < 10 $^{16} \sim 5 \times 1$ 0 19 atoms/cm 3 であることを特徴とする半導体装置。

【請求項12】請求項1乃至請求項11のいずれか一項 において、

前記第2の不純物領域に接して設けられ、前記第1の不 純物領域と同じ農度で不純物元素を含む半導体層と、前 記ゲート絶縁膜と同じ層で形成された絶縁層と、該絶縁 層上に形成された容量配線とから保持容量が形成されて いることを特徴とする半導体装置。

【請求項13】請求項1乃至請求項11のいずれか一項において、

前記第2の不純物領域に接して設けられ、前記第3の不 純物領域と同じ農度で不純物元素を含む半導体層と、前 記ゲート絶縁膜と同じ層で形成された絶縁層と、該絶縁 層上に形成された容量配線とから保持容量が形成されて いることを特徴とする半導体装置。

【請求項14】請求項1乃至請求項13のいずれか一項において、

前記 n チャネル型TFTおよびp チャネル型TFTの前記第1の導電層は、チタン(Ti)、タンタル(Ta)、タングステン(W)、モリブデン(Mo)から選ばれた一種または複数種の元素、あるいは該元素を成分とする材料で形成されていることを特徴とする半導体装置。

【請求項15】請求項1万至請求項13のいずれか一項において、

前記nチャネル型TFTおよびpチャネル型TFTの前記第1の導電層は、一層または複数の層から形成されることを特徴とする半導体装置。

【請求項16】請求項1乃至請求項13のいずれか一項 において、

前記nチャネル型TFTおよびpチャネル型TFTの前記第1の尊電層は、前記ゲート絶縁膜に接して形成され、チタン(Ti)、タンタル(Ta)、タングステン(W)、モリブデン(Mo)から選ばれた一種または複数種の元素、あるいは該元素を主成分とする材料から形成される導電層(A)と、

前記尊電層(A)の上に形成され、アルミニウム(A 1)、銅(C u)から選ばれた一種または複数種の元素、あるいは該元素を成分とする材料で形成される導電層(B)とを少なくとも有することを特徴とする半導体装置。

【請求項17】請求項1乃至請求項13のいずれか一項において、

前記第2の導電層は、チタン(Ti)、タンタル(Ta)、タンゲステン(W)、モリブデン(Mo)から選ばれた一種または複数種の元素、あるいは該元素を成分とする材料から形成されることを特徴とする半導体装置。

【請求項18】請求項1乃至請求項17のいずれか一項において、

前記半導体装置は、有機エレクトロルミネッセンス材料 を用いた表示装置であることを特徴とする半導体装置。 【請求項19】請求項1乃至請求項17のいずれか一項 において、

前記半導体装置は、携帯電話、パーソナルコンピュータ、ヒデナカメラ、携帯型情報端末、デジタルカメラ、プログラムを記録した記録媒体を用いるプレーヤー、コーグル型ディスプレイ、電子書籍、プロジェクターから選ばれたいずれか一つであることを特徴とする半導体装置。

【請求項20】絶縁表面を有する基板上に第1の半導体層と第2の半導体層とを形成する第1の工程と、

前記第1の半導体層と第2の半導体層とに接してゲート 絶縁膜を形成する第2の工程と、

的記ゲート絶縁膜に接して前記第1の半導体層と第2の 半導体層上に第1の導電層を形成する第3の工程と、

前記第1の半導体層の前記第1の導電層と重ならない領域に、周期律表15族に属する元素を添加して第1の不純物領域を形成する第4の工程と、

前記第2の半導体層の前記第1の導電層と重ならない領域のみに周期律表13族に属する元素を添加して第3の不純物領域を形成する第5の工程と、

前記第1の導電層と前記ゲート絶縁膜とに接する第2の

導電層を形成する第6の L程と、

前記第1の半導体層の前記第2の導電層と重ならない領域に、周期律表15族に属する元素を添加して第2の不純物領域を形成する第7の工程とを有することを特徴とする半導体装置の作製方法。

【請求項21】絶縁表面を有する基板上に第1の半導体層と第2の半導体層とを形成する第1の工程と、

前記第1の半導体層と第2の半導体層とに接してゲート 絶縁膜を形成する第2の工程と、

前記ゲート絶縁膜に接して前記第1の半導体層と第2の 半導体層上に第1の導電層を形成する第3の工程と、

前記第1の半導体層の前記第1の尊電層と重ならない領域に、周期律表15族に属する元素を添加して第1の不 減物領域を形成する第4の工程と、

的記第2の半導体層の前記第1の尊電層と重ならない値 域のみに周期律表13族に属する元素を添加して第3の 不純物領域を形成する第5の工程と、

前記第1の導電層と前記ゲート絶縁膜とに接する第2の 導電層を形成する第6の正程と、

前記第1の半導体層の前記第2の導電層と重ならない領域に、周期律表15族に属する元素を添加して第2の不 純物領域を形成する第7の工程と、

前記第2の導電層の一部を除去する第8の工程とを有することを特徴とする半導体装置の作製方法。

【請求項22】請求項20または請求項21において、 前記第2の不純物領域から延任した半導体層上に、前記 第1の導電層と該第1の導電層に接する前記第2の導電 層とから容量配線を形成する工程と、

前記第2の不純物領域から延在した半導体層に、前記第 1の不純物領域と同じ農度で周期律表15族に属する元 素を添加する工程とから保持容量を形成する工程とを有 することを特徴とする半導体装置の作製方法。

【請求項23】請求項20または請求項21において、前記第2の不純物領域から延在した半導体層上に、前記第1の導電層と該第1の導電層に接する前記第2の導電層とから容量配線を形成する工程と、

前記第2の不純物領域から延在した半導体層に、前記第 1の不純物領域と同じ農度で周期律表13族に属する元 基を添加する工程とから保持容量を形成する工程とを有 することを特徴とする半導体装置の作製方法。

【請求項2-1】請求項20または請求項21において、前記第1の導電層は、チタン(Ti)、タンタル(Ta)、タンケステン(W)、モリブデン(Mo)、から選ばれた一種または複数種の元素、あるいは該元素を成分とする材料で形成することを特徴とする半導体装置の作製方法。

【請求項25】請求項20または請求項21において、前記第1の尊電層は、前記ゲート絶縁膜に接して形成され、チタン (Ti)、タンタル (Ta)、タングステン (W)、モリブデン (Mo)から選ばれた一種または複

数種の元素、あるいは該元素を主成分とする材料で導電 層(A)を形成する工程と、

前記導電層(A)上にアルミニウム(Ai)、銅(Cu)から選ばれた一種または複数種の元素、あるいは該 元素を成分とする材料から成る尊電層(B)を形成する 工程とを有することを特徴とする半導体装置の作製力 法。

【請求項26】請求項20または請求項21において、前記第2の導電層は、チタン(Ti)、タンタル(Ta)、タンクステン(W)、モリブデン(Mo)、から選ばれた一種または複数種の元素、あるいは該元素を成分とする合金材料で形成することを特徴とする半導体装置の作製方法。

【請求項27】請求項20または請求項21において、前記第1の不純物領域に1・ $10^{16}\sim5$ ・ 10^{19} atoms/cm³で周期律表15族に属する元素を添加することを特徴とする半導体装置の作製方法。

【請求項28】請求項20乃至請求項27のいずれか一 項において、

前記半導体装置は、有機エレクトロルミネッセンス材料 を用いた表示装置であることを特徴とする半導体装置の 作製方法。

【請求項29】請求項20万至請求項27のいずれか一 項において、

前記半導体装置は、携帯電話、パーソナルコンピュータ、ビデオカメラ、携帯型情報端末、デジタルカメラ、プログラムを記録した記録媒体を用いるプレーヤー、ゴーゲル型ディスプレイ、電子書籍、プロジェクターから選ばれたいずれか…つであることを特徴とする半導体装置の作製方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本願発明は絶縁表面を有する 基板上に薄膜トランジスタで構成された回路を有する半 尊体装置およびその作製方法に関する。例えば、液晶表 示装置に代表される電気光学装置および電気光学装置を 搭載した電子機器の構成に関する。なお、本願明細書に おいて半導体装置とは、半尊体特性を利用することで機 能する装置全般を指し、上記電気光学装置およびその電 気光学装置を搭載した電子機器を範疇に含んでいる。

[00002]

【従来の技術】薄膜トランジスタ(以下、TFTと記す)は透明ガラス基板上に作製することができるので、アクティブマトリクス型液晶表示装置への応用開発が積極的に進められてきた。結晶構造を有する半導体膜を活性層にしたTFT(以下、結晶質TFTと記す)は高移動度が得られるので、同一基板上に機能回路を集積させて高精細な画像表示を実現することが可能になった。

【0003】本願明細書において、前記結晶構造を有する半導体膜とは、単結晶半導体、多結晶半導体、微結晶

半導体を含み、さらに、特開平7-130652号公 報、特開平8-78329号公報、特開平10-135 468号公報、または特開平10-135469号公報

で開示された半導体を含んている。 【0004】アクティブマトリクス型液晶表示装置を構 成するためには、画素マトリクス回路だけでも100~ 200万個の結晶質TFTが必要であり、さらに周辺に 設けられる機能回路を付加するとそれ以上の数の結晶質 TFTが必要であった。そして、液晶表示装置を安定に 動作させるためには、個々の結晶質丁Fの信頼性を確保

【0005】 TFTなどの電界効果トランジスタの特性 しておく必要があった。 は、ドレイン電流とドレイン電圧が比例して増加する線 形領域と、ドレイン電圧が増加してもドレイン電流が飽 和する飽和領域と、ドレイン電圧を印加しても理想的に は電流が流れない遮断領域とに分けて考えることができ る。本明細書では、線形領域と飽和領域をTFTのオン 領域と呼び、遮断領域をすフ領域と呼ぶ。また、便宜 上、すン領域のドレイン電流をすン電流と呼びオフ領域

【() () () (6) アクティブマトリクス型液晶表示装置の画 の電流をすつ電流と呼ぶ。 秦マトリクス回路はnチャネル型TFT (以下、これを 画素TFTと記す)で構成されていて、振幅15~20 V程度のゲート電圧が印加されるので、すン領域とオフ 領域の両方の特性を満足する必要があった。一方、画素 マトリクス回路を駆動するために設けられる周辺回路は CMOS回路を基本として構成され、主にオン領域の特 性が重要であった。しかし、結晶質でFTはオフ電流が 上がりやすいという問題点があった。また、結晶質丁F Tを長期間駆動させると移動度やオン電流の低下、オフ 電流の増加といった劣化現象がしばしば観測された。こ の原因の一つは、ドレイン近傍の高電界が原因で発生す るホットキャリア注入現象にあると考えられた。

【ロロロ7】LSIの技術分野ではMOSトランジスタ の十つ電流を下げ、さらにドレイン近傍の高電界を緩和 する方法として、低農度ドレイン (LDD Lightly D opedDrain) 構造が知られている。この構造は、ドレイ ン領域とチャネル形成領域の間に低農度の不純物領域を 設けたものであり、この低震度不純物領域をLDD領域 と呼んている。

【0008】同様に結晶質TFTでもLDD構造を形成 することは知られていた。従来の技術では、ゲート電極 をマスクとして、第1の不純物元素の添加工程によりし DD領域となる低農度不純物領域を形成しておき、その 後異方性エッチングの技術を利用してゲート電極の両側 にサイドウオールを形成し、ゲート電極とサイドウオー ルをマスクとして第2の不純物元素の添加工程によりソ 一ス領域とドレイン領域となる高農度不純物領域を形成 せる方法である。

【0009】しかし、LDD構造は通常の構造のTFT

と比べて、オフ電流を下げることができても、構造的に 直列抵抗成分が増えてしまうため、結果としてTFTの オン電流も低下させてしまう欠点があった。また、オン 電流の劣化を完全に防ぐことはできなかった。この欠点 を補う方法として、LDD領域をゲート絶縁膜を介して ゲート電極とオーバーラップさせる構造が知られてい る。この構造を形成する方法は幾つかあるが、例えば、 GOLD (Gate-drain Overlapped LDD) や、LAT ID (Large-tilt-angle implanted drain) として知 られている。このような構造とすることで、ドレイン近 傍の高電界を緩和してホットキャリア耐性を高め、同時 にオン電流の低下を防ぐことができた。

【0010】また、結晶質TFTにおいても、ソース領 域とドレイン領域とチャネル領域のみから形成された単 純な構成の結晶質TFTに比べ、LDD構造を設けるこ とによりホットキャリア耐性が向上し、さらにGOLD 構造を採用するときわめて優れた効果が得られることが 確認されていた CA Novel Self-aligned Gate-over lapped LDD Poly-Si TFT with High Reliability and Performance" Mutsuko Hatano, Hajime Akimot o and Takeshi Sakai 1EDM97-523) .

【発明が解決しようとする課題】結晶質TFTにおい て、ホットキャリア准人現象を抑止するためにLDD構 造を形成することは有効な手段であり、さらにGOLD 構造にすると、LDD構造で見られたオン電流の低下を 防ぐことができる。そして、信頼性の面からも良好な結

【0012】このように、結晶質TFTで高い信頼性を 果が得られている。 達成するためには秦子の構造面からの検討が必要であ り、そのために、GOLD構造を形成することが望まし かった。しかし、従来の方法では、自己整合的にLDD 領域を形成することがてきるが、サイドウオール膜を異 力性エッチングで形成する工程は、液晶表示装置のよう に大面積のガラス基板を処理するには不向きであった。 また、サイドウオールの幅でLDD領域の長さが決まる ので、春子の設計上の自由度もきわめて限定されるもの

【0013】本願発明の第1の目的は、このような問題 点を克服するための技術を提供するものであり、従来技 術よりも簡便な方法で、ゲート電極とLDD領域とをオ ーバーラップさせた構造の結晶質TFTを作製する技術 を提供することを目的としている。

【0014】GOLD構造はオン電流の劣化を防ぐこと がてきるが、特に画秦マトリクス回路を構成するnチャ ネル型TFTのように、オフ領域で高いゲート電圧が印 加されるとき、すつ電流が増加してしまう場合がある。 画素マトリクス回路の画素TFTでオフ電流が増加する と、消費電力が増えたり、画像表示に異常が現れたりす る不都合が生じる。これはオフ領域で、ゲート電極とオ ーハーラップさせて形成されたLDD領域に反転層が形成され、ホールの通路を作ってしまうためであると考えられる。このような場合、TFTの動作範囲は狭く限られたものとなってしまう。

【10015】本願発明の第2の目的は、ゲート電極とLDD前域とをオーハーラップさせた構造の結晶質TFTにおいて、その動作範囲を広げることができるように、オフ電流の増加を防止する構造およひその作製方法を提供することを第2の目的としている。

[0016]

【課題を解决するための手段】図17は、これまでの知見を基にして、TFTの構造とそのとき得られるVgー 1 d(ゲート電圧一ドレイン電流)特性を模式的に示したものである。図17(A-1)は、半尊体層がチャネル形成領域と、ソース領域と、ドレイン領域とから成る最も単純なTFTの構造である。同図(B-1)はこのTFTの特性であり、+ V g 側がTFTの寸ン領域、- V g 側は十フ領域である。そして、実線は初期特性を示し、破線はホットキャリア注入現象による劣化の特性を示している。この構造ではオン電流とオフ電流が共に高く、また、劣化も大きいので、例えば、画素マトリクス回路の画素TFTなどにはこのままでは使用できなかった。

【0.0.1.7】図1.7(A-2)は、(A-1)にLDD 領域となる低農度不純物領域が設けられた構造であり、ケート電極とオーハーラップしないLDD構造である。同図(B-2)はこのTFTの特性であり、オフ電流をある程度抑えることができるが、オン電流の劣化を防ぐことはできなかった。また、図1.7(A-3)は、LDD領域がゲート電極と完全にオーバーラップした構造で、GOLD構造とも呼ばれるものである。同図(B-3)はこれに対応する特性で、劣化を問題ない程度にまて抑えることはできるが、-Vg側で(A-2)の構造よりもオフ電流が増加している。

【0018】一方、図17(A-4)の構造は、同図(B-4)に示すように劣化を防ぎ、オフ電流の増加も抑えることができる構造である。これは、LDD領域をケート電極とオーバーラップする領域と、オーバーラップしない領域の2つの領域に分けたものであり、ゲート電極とオーバーラップしたLDD領域でホットキャリア注入現象を抑止して、かつ、ゲート電極とオーバーラップしないLDD領域でオフ電流の増加を防ぐ効果を兼ね備えたものである。

【0019】本願発明は、図17 (A-3) 若しくは (A-4) のような構造のTFTを実現するために、 n チャネル型TFTにおいてしDD領域がゲート電極と重なる構造とする。そのために、ゲート電極を第1の尊電層とから形成し、第1の尊電層を形成した後で1回目のn型を付与する不純物元素を添加してLDD領域とする第1四不純物領域を形成し、第2の尊電

層を形成した後で2回目のn型を付与する不純物元素を添加する工程を行い、ソース領域とドレイン領域とする第2の不純物領域を形成するものである。このようにして、LDD領域がゲート電極と重なる構造を実現する。さらに、ゲート電極と重ならないLDD領域を設けるためには第2の尊電層の一部を除去すれば良い。

【0020】一方、pチャネル型TFTも同様にケート電極を第1の専電層と第2の導電層とから形成するが、ソース領域およびドレイン領域とする第3の不純物領域の一部がゲート電極と重なる構造とする。

【0.021】第1の導電層は、チタン(Ti)、タンタル(Ta)、タングステン(W)、モリブデン(M0)、から選ばれた一種または複数種の元素、あるいは該元素を成分とする材料で形成する。その構成において、少なくとも、前記材料から成りゲート絶縁膜に接して形成される導電層(A)と、導電層(A)上にアルミニウム(A1)、銅(Cu)から選ばれた一種または複数種の元素、あるいは該元素を成分とする材料から成る導電層(B)で形成することは好ましい形態である。

【0.022】第2の導電層は、チタン(T.i)、タンタル(T.a)、タンゲステン(W)、モリブデン(M.o)から選ばれた一種または複数種の元素、あるいは該元素を成分とする合金材料で形成する。

【0023】また、画素マトリクス回路の構成において、画素TFTの第2の不純物領域に接して設けられ、第1の不純物領域と同じ農度で不純物元素を含む半導体層と、ゲート絶縁膜と同じ層で形成された絶縁層と、該絶縁層上に形成された将量配線とから保持容量を形成する。或いは、画素TFTの第2の不純物領域に接して設けられ、第3の不純物領域と同じ農度で不純物元素を含む半導体層と、前記ゲート絶縁膜と同じ層で形成された絶縁層と、該絶縁層上に形成された容量配線とから保持容量を形成する。

【0024】

【発明の実施の形態】[実施形態1]本願発明の実施の形態について図28を用いて説明する。基板301は絶縁表面を存する基板である。例えば、酸化珪素膜を設けた、ガラス基板、ステンレス基板、プラスチック基板、セラミックス基板、シリコン基板を用いることができる。またその他に石英基板を用いても良い。

【0025】基板301上に形成する半導体層は、プラズマCVD法、減圧CVD法、スパッタ法などの成膜法で形成する非晶質半導体膜を、レーザーアニール法や熱アニール法で結晶化した、結晶質半導体膜で形成することが望ましい。または、前記成膜法で形成される微結晶半導体を用いることも可能である。ここで適用できる半導体材料は、シリコン、ゲルマニウム、またシリコンとゲルマニウム合金、炭化シリコンであり、その他にガリウム砒素などの化合物半導体材料を用いることもできる。

【0026】或いは、基板301上に形成する半導体層は、単結晶シリコン層を形成したSOI Silicon On Insulators) 基板としても良い。SOI基板にはその構造や作製方法によっていくつかの種類が知られているが、代表的には、SIMOX Separation by Implanted Oxygen)、ELTRAN Epitaxial Layer Transfer:キャノン社の登録商標) 基板、Smart-Cut (SOIT EC社の登録商標) などを使用することができる。勿論、その他のSOI基板を使用することも可能である。

【0027】図28は基板301上に形成した、nチャネル型及びpチャネル型TFTの断面構造を示している。nチャネル型TFT及びpチャネル型TFTのゲート電極は、第1の導電層と第2の導電層とから成っている。第1の導電層はゲート絶縁膜312に接して設けられた導電層(A)313、316に接して設けられた導電層(B)314、317とから成っている。そして、第2の導電層315、318は、第1の導電層の導電層(A)313、316と第導電層(B)314、317と、ゲート絶縁膜312に接して設けられている。

【0028】第1の尊電層を構成する導電層(A)313、316は、チタン(Ti)、タンタル(Ta)、モリフデン(Mo)、タングステン(W)など元素か、これらの元素を成分とする材料で形成する。また、導電層(B)314、317は抵抗率の低いアルミニウム(A))や鋼(Cu)を用いれば良い。ここで導電層(B)は、液晶表示装置のような大面積の基板に本願発明の下下で形成することを考慮したものであり、ゲート電極およびゲート配線の抵抗を低くする目的で設けている。はって、用途によっては、第1の尊電層を導電層(A)のみで形成しても良し、導電層(B)の上にさらに他の導電層を積層しても良い。

【0029】第2の専電層315、318は、第1の導電層と接し、第1の導電層とからケート絶縁膜312上に延在するように形成する。図31に示すように第1の導電層と第2の導電層のチャネル長方向の長さをそれぞれ11、1、2とすると、1.1<1.2の関係が保たれていれば良く、本願発明を実施するに当たってその長さは適宜設定すれば良い。しかし、次に述べるように、第1の導電層と第2の導電層はTFTの製造工程において、半導体層に不純物を添加してソース領域やドレイン領域およびLDD領域を形成するためのマスクとして機能するので、その点を考慮して1、1.2の値を決める必要がある。

【()()3()】 nチャネリ型TFTの半導体層は、チャネリ形成領域3()2と、チャネリ形成領域の両側に接して設けられる第1の不純物領域3()3、3()4と、第1の不純物領域3()3に接して設けるソース領域3()5と、第1の不純物領域3()4に接して設けるドレイン領域3()6とから成っている。第1の不純物領域3()3、3()

【0.032】 チャネル形成領域3.02には、あらかじめ $1\times10^{16}\sim5\times10^{18}$ atoms/cm³の農度でポロンを添加しても良い。このホロンはしきい値電圧を制御するために添加するものであり、同様の効果が得られるものであれば他の元素で代用することもできる。

【0033】一方、ロチャネル型TFTの第1の不純物 領域308、309、ソース領域310とドレイン領域 311とには、同じ農度でp型を付与する不純物元素を 添加する。そして、nチャネル型TFTのソース領域3 05とドレイン領域306に添加する不純物農度の1. 5~3倍の農度でp型を付与する不純物元素を添加する。

【0034】以上示したように本願発明はTFTの構造において、ゲート電極を第1の導電層と、その上に第2の導電層を設けるものであり、図28で示すようにゲート絶縁膜と第2の導電層との間に位置する第1の導電層は、その端部が第2の導電層の端部よりも内側に形成されている。そして、半導体層に設けられた第1の不純物領域と、第2の導電層が重なって設けられている構造に特長があり、その作製方法に特長がある。

【0035】図28に示すTFTは、特にnチャネル型TFTにおいて、いわゆるLDD領域として機能する第1の低濃度不純物領域303、304が、ゲート絶縁膜を介してゲート電極と重なって設けられた構造となっているので、MOSトランジスタのGOLD構造やLATID構造の如き利点を得ることが可能である。

【0036】一方、pチャネル型TFTはこうしたLD D構造となる低農度不純物領域は設けないものとする。 勿論、低農度不純物領域を設ける構造としても良いが、 pチャネル型TFTはもともと信頼性が高いため、オン電流を稼いでnチャネル型TFTとの特性バランスをとった方が好ましい。本願発明を図28に示すようにCM OS回路に適用する場合には、特にこの特性のバランスをとることが重要である。但し、本願発明の構造をpチャネル型TFTに適用しても何ら問題はない。

【0037】こうしてnチャネル型TFTおよびpチャネル型TFTが完成したら、第1の層間絶縁膜319で 覆い、ソース領域305、311、ドレイン領域30 6、310と接触するソース電極320、322とドレイン電極321とを設ける。図28の構造では、これら を設けた後でパッシハーション膜323として窒化シリコン膜を設けている。さらに樹脂材料でなる第2の層間 絶縁膜324を設ける。第2の層間絶縁膜は、樹脂材料 に限定される必要はないが、例えば、液晶表示装置に応 用する場合には、表面の平坦性を確保するために樹脂材料 を用いることが好ましい。

【0038】図28では、nチャネル型TFTとpチャネル型TFTとを相補的組み合わせて成るCMOS回路を例にして示したが、nチャネル型TFTを用いたNMOS回路や、液晶表示装置の画素マトリクス回路に本願発明を適用することもできる。

【0039】[実施形態2]本願発明の実施の形態について図1を用いて説明する。基板101は絶縁表面を有するものである。例えば、ガラス基板やプラスチック基板の他に、表面に絶縁膜を設けたステンレス基板、セラミックス基板、シリコン基板を用いることができる。またその他に石英基板を用いても良い。

【0040】そして、基板101のTFTが形成される 表面には、下地膜102が形成されている。下地膜10 2は酸化シリコン膜や窒化シリコン膜または酸化窒化シ リコン膜などで形成され、基板101から不純物が半導 体層へ拡散することを防ぐために設けている。

【0041】前記下地膜102上に形成する半導体層は、プラズマCVD法、減圧CVD法、スパッタ法などの成膜法で形成される非晶質半導体膜を、レーザー結晶化法や熱処理による固相成長法で結晶化した、結晶質半導体で形成することが望ましい。また、前記成膜法で形成される微結晶半導体を用いることも可能である。ここで適用できる半導体材料は、シリコン、ゲルマニウム、またシリコンゲルマニウム合金、炭化シリコン合金であり、その他にガリウム砒素などの化合物半導体材料を用いることもできる。その他に実施形態1と同様にSOI基板を用いても良い。

【0042】図1では、nチャネル型TFTとpチャネル型TFTの断面構造を示している。nチャネル型TFTおよびpチャネル型TFTのゲート電極は、第1の導電層と第2の導電層とから成っている。第1の導電層は3層構造となっており、ゲート絶縁膜103に接して設けられた導電層(A)111、115と、その上に積層された、導電層(B)112、116と、導電層(C)113、117から成っている。そして、第2の導電層114、118は、前記第1の導電層と、前記ゲート絶縁膜103に接して設けられている。

【0043】第1の尊電層を構成する導電層(A) 11 1、115はTi、Ta、Mo、Wなど元素か、これらの元素を主成分とする合金材料で形成する。或いは、これらの元素の窒化物、酸化物、シリサイドで形成しても良い。また、導電層(B) 112、116は抵抗率の低い入1やCuを用いることが望ましい。また導電層

(C) 113、117は導電層(A) と同様にTi、T

a、Mo、W、など元素か、これらの元素を主成分とする合金材料で形成する。ここで導電層(B)は、液晶表示装置のような大面積の基板に本願発明のTFTを形成することを考慮して、ゲート電極およびゲート電極に接続するゲート配線の抵抗を低くする目的で設けるものである。用途によっては、第1の導電層を導電層(A)のみで形成しても良く、また3層以上積層させても構わない。

【0044】第2の導電層114、118は、前記第1の導電層と電気的に導通していて、かつ、ゲート絶縁膜103に接して設けられている。ここで、図16で示すように、第2の導電層はチャネル長方向に対し、最初13の長さで形成され、その後エッチング処理により15の長さだけ除去して最後に12の長さにされる。従って、第1の導電層を11とすると、第2の導電層がゲート絶縁膜に延在する長さは14で表すことができる。

【0.045】ここで、本願発明において、第1.0導電層 の長さ1.1は $0.2 \sim 1.0$ μ m、好ましくは $0.4 \sim 5$ μ m、第2.09零電層の長さ $1.2 \sim 1.6$ μ m、好ましくは $1.2 \sim 1.6$ μ mとしている。

【0046】第1の尊電層と第2の導電層は、1回目の一導電型の不純物元素を添加する工程と2回目の一導電型の不純物元素を添加する工程でマスクとして機能するものであり、その点を考慮して11と13、および、12と15の長さを決める必要がある。nチャネル型TFTのLDD領域の長さは、この13と11の差分の長さで形成される。そして、第2の導電層をあらかじめ13の長さで形成しておき、その後エッチング処理により15の長さだけ除去して、12の長さとするのは、本願発明の構成を得るために、1DD領域となる第1の不純物領域1605が、ゲート絶縁膜を介して第2の導電層と重なる領域を140長さで、重ならない領域を15の長さで設けるためてある。

【0047】図1において、nチャネル型TFTの半導体層は、チャネル形成領域104と、前記チャネル形成領域の両側に接して設けられた第1の不純物領域105と、前記第1の不純物領域105に接して設けられた第2の不純物領域106は7ース領域として機能し、第2の不純物領域106は7ース領域として機能するものである。第1の不純物領域105は、ゲート絶縁膜103を介して、第2の導電層114がゲート絶縁膜と接している領域に重なって設けられている。

【0.048】図1.6の1.6に相当する第1の不純物領域 1.05の長さは、 $1.0\sim6$ μ m、好ましては $2.0\sim4$ μ m、(例えば3 μ m) の長さを有し、n 型を付与する不純物元素の濃度が $1\times10^{16}\sim5\times10^{19}$ atoms/cm

【0.049】 この時、チャネル形成領域 1.0.4には、あらかじめ $1\times1.016\sim5\times1.018$ a toms/cm3の濃度でボロンが添加されても良い。このボロンはしきい値電圧を制御するために添加されるものであり、同様の効果が得られるものであれば他の元素で代用することもできる。

【0050】一方、 pチャネル型TFTの第3の不純物 [0050】一方、 pチャネル型TFTの第3の不純物 領域109、110、130、131は、ソース領域と ドレイン領域とを形成するものである。 そして、 第3の ドレイン領域130、131にはn型を付与する不純物元 素がnチャネル型TFTのソース領域106とドレイン素がnチャネル型TFTのソース領域106とドレイン 3倍の農度でp型を付与する不純物元素が添加されている。

【10051】以上示したように本願発明のTFTは、ゲート電極を第1の尊電層と、第2の尊電層とを設けた構造を有し、図1で示すように第2の尊電層は、第1の導電層とケート絶縁膜とに接して設けられている。そして、少なくともnチャネル型TFTにおいて、第1の不て、少なくともnチャネル型TFTにおいて、第1の不た物領域の一部は、第2の導電層のゲート絶縁膜に接したいる領域と重なって設けられている構造に特徴がある。

【0052】図1で示された構造は、第1の導電層をマスクとして、LDD領域となる第1の不純物領域を形成し、第2の尊電層をマスクとしてソース領域とドレイン領域となる第2の不純物領域を形成した後で、エッチン領域となる第2の等電層を後退させることにより実現グ処理により第2の導電層を後退させることにより実現できる。従って、図16で示されたようにLDD領域のできる。従って、図16で示されたようにLDD領域のできる。第1の導電層の長さL1と第2の導電層と重ならない長さは、第1の導電層をエッチングする長さL5で決め長さは、第2の導電層をエッチングする長さL5で決めることができる。このような方法は、TFTの設計上または製作上において自由度を広げることが可能となり、非常になかできる。

非常に有効である。
【10053】一方、 pチャネル型TFTには第3の不純物値域109、110、130、131が形成され、 L物値域109、110、130とドレイン領域1物値域は、ソース値域109、130とドレイン領域109と10、131を形成する。そして、ソース領域109とドレイン領域110の一部が第2の導電層とオーハーラドレイン領域110の一部が第2の導電層とオーハーラップしている。勿論、本願発明のLDD構造を設けても良いが、 pチャネル型TFTはもともと信頼性が高いた良いが、 pチャネル型TFTとの特性バラめ、オン電流を稼いで nチャネル型TFTとの特性バランスをとった力が好ましい。 本願発明を図1に示すよう

にCMOS回路に適用する場合には、特にこの特性のバランスをとることが重要である。但し、本願発明の構造をDチャネル型TFTに適用しても何ら問題はない。

【0054】こうしてnチャネル型TFTおよびpチャネル型TFTが完成したら、第1の層間絶縁膜119でネル型TFTが完成したら、第1の層間絶縁膜119で表い、ソース電極120、121ドレイン電極122を設ける。図1の構造では、これらを設けた後でパッシへ設ける。図1の構造では、これらを設けた後でパッシへ設ける。図1の構造では、これらを設けた後でパッシへ設ける。図1の構造では、これらを設けた後でパッシへ設ける。の層間絶縁膜は、樹脂材料に限定されるれている。第2の層間絶縁膜は、樹脂材料に限定されるれている。第2の層間絶縁膜は、樹脂材料に限定されるれている。第2の層間絶縁膜は、樹脂材料に限定されるれている。第2の層間絶縁膜は、樹脂材料に限定されるれている。第2の層間絶縁膜は、樹脂材料に限定される必要はないが、例えば、液晶表示装置に応用する場合には、表面の平坦性を確保するために樹脂材料を用いることが好ましい。

【0055】図1では、nチャネル型TFTとpチャネル型TFTとを相補的組み合わせて成るCMOS回路を例にして示したが、nチャネル型TFTを用いたNMOS回路や、液晶表示装置の画素マトリクス回路に本願発明を適用することもできる。

【0056】以上に示した本願発明の構成について、以下に示す実施例でさらに詳細に説明する。

【0057】[実施例1]本実施例では、本願発明の構成を液晶表示装置に適用した例を示し、画素マトリクス回路とその周辺に設けられる駆動回路の基本形態であるCMOS回路を同時に作製する方法について、図29と図30を用いて説明する。

【0058】図29(A)において、基板401には、例えばコーニング社の1737ガラス基板に代表される無アルカリガラス基板を用る。そして、基板401の下下が形成される表面に、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜などで形成する下地膜402ン膜、酸化窒化シリコン膜などで形成する下地膜402を200nmの厚さに形成する。

【0059】次に、この下地膜402の上に50nmの厚さて、非晶質シリコン膜をプラズマCVD法で形成する。非晶質シリコン膜の含有水素量にもよるが、好ましる。非晶質シリコン膜の含有水素量を5atomに%以下として、晶質シリコン膜の含有水素量を5atomに%以下として、結晶化の工程を行い結晶質シリコン膜を得る。

【0060】この結晶化の工程は、1ーザーアニール法または熱アニール法の技術を用いれば良い。本実施例では、ハルス発振型のKrFエキシマレーザー光を線状には、ハルス発振型のKrFエキシマレーザー光を線状に集光して非晶質シリコン膜生光して非晶質シリコン膜を形成する。

【0061】ここで用いたレーザーアニール装置の構成を図32に示す。レーザー発振装置3201から照射され、反射ミラー3202で方向を変えられ、光学系3203により光路が変更されたバルス状レーザービームの3により光路が変更されたバルス状レーザービームを、ミラー3207で反射させ、シリンドリカルレンズを用いた光学系3208にて集光させて、非晶質シリコを用いた光学系3208にて集光させて、非晶質シリコと脱が形成されている基板3209に照射する機能を有している。レーザー発振装置3201はXeC1エキシ

マレーザーやKrFエキンマレーザーを用いれば良い。 基板3209はステーシ3205上に設置されている。 【0062】尚、本実施例では非晶質シリコン膜から結 品質シリコン膜を形成したが、微結晶シリコン膜をレー

品質シリコン膜を形成したか、微結面ンリコン膜をレーザーアニール法で結晶化させても構わないし、直接結晶質シリコン膜を成膜しても良い。

買うりコン膜を成膜しても良い。

【0 0 6 3】 こうして形成した結晶質シリコン膜をパターニングして、島状の半導体層 4 0 3 、 4 0 4 、 4 0 5 を形成する。

【0064】次に、半導体層403、404、405を 覆って、酸化シリコンまたは窒化シリコンを主成分とす るゲート絶縁膜406を形成する。ここではプラズマC VD法で酸化窒化シリコン膜を100nmの厚さに形成 する。そして、図では説明しないが、ゲート絶縁膜40 6の表面に第1の導電層を構成する。第1の導電層は、 導電層(A)としてTaを10~200nm、例えば5 0nmさらに導電層(B)としてA1を100~100 0nm、例えば200nmの厚さでスパッタ法で形成す る。そして、公知のパターニング技術により、第1の導 電層を構成する導電層(A)407、408、409、 410と、導電層(B)の412、413、414、4 15を形成する。このとき、図31で示した第1の導電 層の長さ11は3μmとなるようにパターニングする。

【0.065】第1の尊電層を構成する尊電層(B)として、A1を用いる場合には、純A1を用いても良いし、T1、S1、Sc から選ばれた元素が0. $1 \sim Satomic 無添加された<math>A1$ 合金を用いても良い。またCuを用いる場合には、図示しないが、ゲート絶縁膜406の表面に窒化シリコン膜を設けておくと好ましい。

【0066】また、図29では画素マトリクス回路の画 素TFTのドレイン側に保持容量を設ける構造となって いる。このとき、第1の導電層と同じ材料で容量配線4 11、416を形成する。

【0067】こうして図29(A)に示す構造を形成したら、1回目のn型を付与する不純物元素を添加する工程を行う。結晶質導体材料に対してn型を付与する不純物元素としては、リン(P)、砒素(As)、アンチモン(Sh)などが知られているが、ここでは、フォスフィン(PH3)を用いたイオンドープ法でリンを添加する。この工程では、ケート絶縁膜 106 を通してその下の半導体層にリンを添加するために、加速電圧は80 k e V と高めに設定する。また、こうして形成された不純物領域は、後に示すnチャネル型TFTの第1の不純物領域 134、442を形成するもので、LDD領域として機能するものである。従ってこの領域のリンの農度は、 $1 \times 1016 \sim 5 \times 1019$ atoms/cm3 の範囲にするのが好ましく、本実施例では 1×1018 atoms/cm3とする。

【0068】半導体層中に添加された前記不純物元素は、レーザーアニール法や、熱アニール法により活性化

させる必要がある。この工程は、ソース領域およびドレイン領域を形成する不純物元素の添加工程のあと実施しても良いが、この段階でレーザーアニール法により活性化させることは効果的である。

【0069】この1程で、第1の導電層を構成する導電層(A) 407、408、409、410と導電層

(B) 412、413、414、415は、リンの添加に対してマスクとして機能する。その結果ゲート絶縁膜を介して存在する半導体層の第1の導電層の真下の領域には、まったく、あるいは殆どリンが添加されない。そして、図29(B)に示すように、リンが添加された不純物領域417、418、419、420、421、422、423が形成される。本明細書ではこの不純物領域を第1の不純物領域と呼ぶ。

【0070】次にフォトレジストをマスクとして、nチャネル型TFTを形成する領域をレジストマスク424、425で覆って、pチャネル型TFTが形成される領域のみに、p型を付与する不純物元素の添加工程を行う。p型を付与する不純物元素としては、ボロン

(B)、アルミニウム(A1)、ガリウム(G a)が知られているが、本実施例ではイオンドープ法でジボラン(B $_2$ H $_6$)を用いてポロン(B)を添加する。ここでも加速電圧を80keVとして、 $2 \times 10^{20} {\rm atmos/cm}^3$ の 濃度にポロンを添加する。そして、図29(C)に示すようにポロン(B)が高濃度に添加された領域426、427を形成する。本明細書ではこの領域を第3の不純物領域と呼び、後に $_1$ チャネル型TFTのソース領域およびドレイン領域とする。

【0.0.7.1】そして、レジストマスク424、425を除去した後、第2の導電層を形成する工程を行う。ここでは、第2の導電層の材料にTaを用い、 $1.0.0 \sim 1.0$ 00nm、例えば200nmの厚さに形成する。そして、公知の技術によりバターニングを行い、第2の導電層428、429、430、431を形成する。この時、図31で示した第2の導電層の長さ12は6 μ mとなるようにバターニングする。結果として、第2の導電層は、第1の導電層の両側にそれぞれ1、 5μ mの長さでゲート絶縁膜と接する領域が形成される。

【0072】また、画素マトリクス回路の画素TFTの ドレイン側に保持容量を設けるが、この保持容量の配線 432は第2の尊電層と同時に形成する。

【0073】そして、第2の導電層428、429、430、431をマスクとして、2回目のn型を付与する 不純物元素を添加する1程を行う。フォスフィン(PH3)を用いたイオンドープ法で行い、ゲート絶縁膜40 6を通してその下の半導体層にリン(P)を添加するために、加速電圧は80keVと高めに設定する。そして、ここでリン(P)が添加される領域は、nチャネル電工FTでソース領域435、443およびドレイン領域434、444、447として機能させるため、この 領域のリンの農度は $1 \ge 10^{20} \sim 1 \ge 10^{21} atmos/cm^3$ とするのが好ましく、ここでは $1 \ge 10^{20} atmos/cm^3$ とする(図29(D))。

【0074】また、ここで図示はしないが、ソース領域435、443およびドレイン領域436、444、447を覆うゲート絶縁膜を除去して、その領域の半導体層を露出させて直接リンを添加しても良い。この処理によりイオンドープ法の加速電圧を10keVまで下げることができ、また、効料良くリンを添加することができる。

【0075】また、pチャネル型TFTのソース領域439とドレイン領域440にも同じ農度でリンが添加されるが、前の工程でその2倍の農度でボロンが添加されているため尊電型は反転せず、pチャネル型TFTの動作上何ら問題はない。

【0076】それぞれの農度で添加された n 型または p 型を付与する不純物元素は、このままでは活性化せず有 物に作用しないので、活性化の工程を行う必要がある。この工程は電気加熱炉を用いた熱アニール法や、前述のエキシマレーザーを用いたレーザーアニール法や、ハロケンランフを用いたラピットサーマルアニール法(R T A法)で行うことができる。

【0077】熱アニール法では、窒素雰囲気中において550で、2時間の加熱処理をして活性化を行う。本実施例では、第1の導電層を構成する導電層(A)と第2の夢電層がA1を覆って形成した尊電層(A)と第2の夢電層がA1を覆って形成されているため、Taがブロッキング層として機能して、A1原子が他の領域に拡散することを防ぐことができる。また、レーザーアニール法では、図32と同じ構成の装置で、バルス発振型のKrFエキシマレーザー光を線状に集光して照射することにより活性化を行う。また、レーザーアニール法を実施した後に熱アニール法を実施すると、さらに良い結果が得られる。またこの工程は、イオンドーピングによって結晶性が破壊された領域をアニールする効果も兼ね備えていて、その領域の結晶性を改善することもできる。

【0078】以上までの工程で、ゲート電極を第1の導電層と、その第1の導電層を覆って第2の導電層が設けられ、nチャネル型TFTでは、第2の導電層の両側にソース領域とドレイン領域が形成される。また、ゲート 絶縁膜を介して半導体層に設けられた第1の不純物領域が、第2の導電層のゲート絶縁膜に接している領域と重なって設けられた構造が自己整合的に形成される。一方、pチャネル型TFTでは、ソース領域とドレイン領域の一部が第2の尊電層とオーバーラップして形成されているが、実使用上何ら問題はない。

【0079】図29 (D) の状態が得られたら、第1の 層間絶縁膜449を1000nmの厚さに形成する。第 1の層間絶縁膜449としては、酸化シリコン膜、窒化 シリコン膜、酸化窒化シリコン膜、有機樹脂膜、および それらの積層膜を用いることができる。本実施例では、 図示しないが、最初に窒化シリコン膜を50mm形成 し、さらに酸化シリコン膜を950mm形成した2層構 造とする。

【0080】第1の層間絶縁膜419は、パターニング 処理でそれぞれのTFTのソース領域とドレイン領域に 達するコンタクトホールを形成する。そして、ソース配線 150、452、453とドレイン配線 451、454を形成する。図示していないが、本実施例ではこの電極をTi膜を100nm、Tiを含むAl膜300nm、Ti膜150nmをスパッタ法で連続して積層させた3層構造の膜をパターニングして形成する。

【0081】こうして図29(E)に示すように、基板401上にCMOS回路と、画素マトリクス回路が形成される。画素マトリクス回路のnチャネル型TFTのドレイン側には、保持容量が同時に形成される。以上のようにして、アクティブマトリクス基板を作製することができる。

【0082】次に、図30を用いて、以上の工程によっ て同…の基板に作製されたCMOS回路と、画素マトリ クス回路をもとに、アクティブマトリクス型液晶表示装 置を作製する工程を説明する。最初に、図29(E)の 状態の基板に対して、ソース配線450、452、45 3とドレイン配線 451、454と、第1の層間絶縁膜 4.4.5を覆ってパッシペーション膜 4.5.5を形成する。 バッシペーション膜455は、窒化珪素膜で50mmの 厚さで形成する。さらに、有機樹脂からなる第2の層間 絶縁膜456を約1000mmの厚さに形成する。有機 樹脂膜としては、ポリイミド、アクリル、ポリイミドア ミド等を使用することができる。有機性樹脂膜を用いる ことの利点は、成膜方法が簡単である点や、比誘電率が 低いので、寄生容量を低減できる点、平坦性に優れる点 などが上げられる。なお上述した以外の有機性樹脂膜を 用いることもできる。ここでは、基板に塗布後、熱重合 するタイプのポリイミドを用い、300℃で焼成して形 成する(図30(A))。

【0083】次に、第2の層間絶縁膜456の画素領域の一部に、遮光層457を形成する。遮光層457は金属膜や質料を含ませた有機樹脂膜で形成すれば良いものである。ここでは、Ti膜をスパッタ法で形成して遮光膜とする。

【0084】遮光膜 457を形成したら、第3の層間絶縁膜 458を形成する。この第3の層間絶縁膜 458は、第2の層間絶縁膜 456と同様に、有機樹脂膜を用いて形成すると良い。そして、第2の層間絶縁膜 456と第3の層間絶縁膜 458とにドレイン配線 454に達するコンタクトホールを形成し、画素電極 459 を形成する。画素電極 459は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いれば良い。ここでは透過型の液晶

【0085】透明導電膜の材料のエッチング処理は塩酸 系の溶液により行う。しかし、1 T()のエッチングは残 流が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金(1 n 2 O 3 — Z n O)を用いても良い。酸化インジウム酸化亜鉛合金は表面平 滑性に優れ、1 T()と比較して熱安定性にも優れているという特徴をもつ。同様に、酸化亜鉛(Z n O)も適した材料であり、さらに可視光の透過をや導電率を高めるためにガリウム(G a)を添加した酸化亜鉛(Z n O)に可以 などを用いることができる。

【0086】図30(A)の状態が形成されたら、配向膜460を形成する。通常液晶表示素子の配向膜にはボリイミド樹脂が多く用いられている。対向側の基板471には、透明導電膜472と、配向膜473とを形成する。配向膜はその後、ラビング処理を施して液晶分子がある。定のブレチルト角を持って平行配向するようにする。

【0087】上記の工程を経て、画素マトリクス回路とCMOS回路が形成された基板と対向基板とを、公知の七川組み工程によってシール材やスペーサ(共に図示せず)などを介して貼り合わせる。その後、両基板の間に被品材料474を圧入し、封止剤(図示せず)によって完全に封止する。よって図30(B)に示すアクティブマトリクス型液晶表示装置が完成する。

【0088】[実施例2]本実施例では、本願発明の構成 を、両素マトリクス回路とその周辺に設ける駆動回路の 基本形態であるCMOS回路を同時に作製する方法とし て説明する。

【0089】図2において、基板201には、例えばコーニング社の1737ガラス基板に代表される無アルカリガラス基板を用いる。そして、基板201のTFTを形成する表面に、下地膜202を形成する。下地膜202は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜などを用いる。

【0090】下地膜202は上記材料の1層で形成しても良いし、2層以上の積層構造としても良い。いずれにしてもその厚さが100~300m程度になるように形成する。例えば、プラズマCVD法でSiH4、NH3、N2Oから作製される第1の酸化窒化シリコン膜を10~100mの厚さに形成し、SiH4、N2Oから作製される第2の酸化窒化シリコン膜を100~200nmの厚さに積層形成した2層構造上して下地膜102を形成する。

【0.0.9.1】第1.0酸化窒化シリコン膜は従来の平行平板型のプラズマCVD法を用いて形成する。酸化窒化シリコン膜は、 $S.i.H_1$ を1.0.SCCM、 NH_3 を1.0.0.SCCM、 N_2 Oを2.0.SCCMとして反応室に導入し、基板温度3.2.

【0.092】次に、この下地膜2.02の上に3.0~8.0nm、例えば5.0nmの厚さで、非品質シリコン膜をブラズマCVD法で形成する。その後、非品質シリコン膜は含有水素量にもよるが、好ましくは4.0.0~5.0.0でに加熱して脱水素処理を行い、含有水素量を5atomic %以下として、結晶化の工程を行うことが望ましい。

【0093】非晶質シリコン膜を結晶化する工程は、レーザーアニール法や熱アニール法により行う。本実施例では、バルス発振型のKrFエキシマレーザー光を線状に集光して非晶質シリコン膜に照射して結晶質シリコン膜とする。

【0094】尚、本実施例では非品質シリコン膜を用いたが、微結晶シリコン膜を用いても構わないし、直接結晶質シリコン膜を成膜しても良い。

【0095】こうして形成された結晶質シリコン膜をバターニングして、島状の半導体層204、205、206を形成する。

【0096】次に、半導体層204、205、206を 覆って、酸化シリコンまたは窒化シリコンを主成分とす。 るゲート絶縁膜203を形成する。例えば、プラズマC VD法で酸化窒化シリコン膜を100nmの厚さに形成 する。そして、図では説明しないが、ゲート絶縁膜20 3の表面にゲート電極の第1の尊電層を構成する、導電 層(A)としてTa膜を10~200nm、例えば50 nmの厚さに、さらに導電層(B)としてAI膜を10 0~1000nm、例えば200nmの厚さでスパッタ 法により形成した。そして、公知のパターニング技術に より、第1の導電層を構成する導電層(A)207、2 08、209、210と、導電層(B)212、21 3、214、215を形成する。このとき、図16で示 した第1の尊電層の長さ1.1は適宜決めれば良くり、2 ~10 mm、ここでは3 mmの長さでパターニングする $([42](A))_{*}$

【0.097】第1の導電層を構成する導電層(B)として、A1を用いる場合には、純A1を用いても良いし、Ti、Si、Scから選ばれた元素が0. $1 \sim 5 a tomic S添加された<math>A$ 1合金を用いても良い。銅を用いる場合には、因示しないが、ゲート絶縁膜2.03の表面に塞化

シリコン膜を $3.0\sim1.0.0$ n mの厚さで設けておくと好ましい。

【0098】導電層(A)207、208、209、2 10にTa膜を用いる場合には、同様にスパッタ法で形 成することが可能である。Υα膜はスパッタガスにAr を用いる。また、これらのスパッタガス中に適量のX e やKrを加えておくと、形成する膜の内部応力を緩和し て膜の剥離を防止することができる。 α相のTa膜の抵 抗氧は20μΩcm程度でありゲート電極に使用すること がてきるが、 β 相の Υ a膜の抵抗をは $180\mu\Omega$ m程度 でありゲート電極とするには不向きである。しかし、T a N膜は α 相に近い結晶構造を持つので、この上にT a膜を形成すればlpha相の ${
m T}$ lpha膜が容易に得られる。従っ て、図示しないが導電層 (A) 207、208、20 9、210の下に10~50nmの厚さでTaN膜を形 成しておいても良い。同様に図示しないが、導電層 (A) の下に2~20 n m程度の厚さでリン (P) をド ーフしたシリコン膜を形成しておくことは有効である。 これにより、その上に形成される尊電膜の密着性向上と 酸化防止を図ると同時に、導電層(A)または導電層 (B) が微量に含有するアルカリ金属元素がゲート絶縁 膜203に拡散するのを防ぐことができる。いずれにし ても、導電層 (A) は抵抗率を 10~50 μΩmの範囲

ですることが好ましい。 【0099】その他に、尊電層 (A) 207、208、 209、210にW膜を用いることも可能であり、その 場合はWをターゲットとしたスパッタ法で、アルゴン

(Ar) ガスと窒素(N_2)ガスを導入して尊電層 (A) をW膜で200mの厚さに形成する。また、W膜を6フッ化タングステン(WF6)を用いて熱CVD法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、W膜の抵抗率は $20\mu\Omega$ cm以下にすることが望ましい。W腹は結晶粒を大きくすることで低抵抗率化を図ることができるが、W膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度99.99%のWターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してW膜を形成することにより、抵抗车9~ $20\mu\Omega$ cmを実現することができる。

【0100】また、図2では画素マトリクス回路の画素 TFTのドレイン側に保持容量を設ける構造となっている。このとき、第1の導電層と同じ材料で保持容量の配 線211、216を形成する。

【0101】こうして図2(A)に示す構造を形成した 皮、1回目のn型を付与する不純物元素を添加する工程 を行い、第1の不純物領域を形成する。結晶質半導体材 料に対してn型を付与する不純物元素としては、リン ュP)、砒素(As)、アンチモン(Sb)などが知ら れているが、例えば、リンを用い、フォスフィン(PH 3)を用いたイオンドープ法で行う。この工程では、ゲート絶縁膜203を通してその下の半導体層にリンを添加するために、加速電圧を80keVと高めに設定した。こうして形成する第1の不純物領域は、後に示すnチャネル型TFTの第1の不純物領域229、236、240を形成するもので、LDD領域として機能するものである。従ってこの領域のリンの農度は、 1 ± 10^{16} ~5・ 10^{19} atoms/cm³の範囲にするのか好ましく、ここでは1 $>10^{18}$ atoms/cm³とした(図2(B))。

【0102】半導体層中に添加された前記不純物元素は、レーザーアニール法や、熱アニール法により活性化させる必要がある。この工程は、ソース領域およびドレイン領域を形成する下純物元素を添加する工程のあと実施しても良いが、この段階でレーザーアニール法により活性化させることは有効である。

【0 1 0 3】この工程で、第1の尊電層を構成する導電 層(A)2 0 7、2 0 8、2 0 9、2 1 0 と導電層

(B) 212、213、214、215は、リンの添加に対してマスクとして機能する。その結果、半導体層の第1の導電層と重なる領域には、まったく、あるいは殆どリンは添加されていない。ここでは、図2(B)に示すように、リンが添加された第1の不純物領域28、219、220、221、222を形成する。

【0.10.4】次にフォトレジスト膜をマスクとして、n チャネル型TFTを形成する領域をレジストマスク225、226で覆って、p チャネル型TFTが形成される領域のみに、p 型を付与する不純物添加の工程を行う。p 型を付与する不純物元素としては、ボロン (B)、アルミニウム (A1)、ガリウム (Ga)、が知られている。ここではボロンをその不純物元素とし、ジボラン

(B_2H_6) を用いてイオンドーア法で半導体層に添加する。加速電圧は8.0 k e V として、 $2 \cdot 1.0$ 20 a toms/cm 3 の 農度にポロンを添加する。そして、図 2 (C) に示すようにポロンが高農度に添加された第3の不純物領域227、228を形成する。この第3の不純物領域は後にp チャネル型TFTのソース領域、ドレイン領域領域となる($\mathbb{N}(2)$ (C))。

【0.10.5】そして、レジストマスク225、226を除去した後、第2の尊電層を形成する工程を行う。その材料にTaを用い、 $1.00 \sim 1.000$ nm(例えば、200nm)の厚さに形成する。そして、公知の技術によりパターニングを行い、第2の尊電層243、244、245、246を形成する。この時、図16で示すように第2の導電層のチャネル長方向の長さし3は1、3~20 μ m、例えば9 μ mとなるようにパターニングする。結果として、第2の導電層は、第1の導電層の両側にそれぞれ3 μ mの長さてゲート絶縁膜と接する領域(1.6)が形成される。

【0 1 0 6】また、画素マトリクス回路を構成するnチャネル型TFT(画素TFT)のドレイン側に保持容量

が設けられるが、この保持容量の電極247は第2の導 電層と同時に形成する。

【0107】そして、第2の尊電層243、244、2 45、246をマスケとして、2回目のn型を付与する 不純物元素を添加する工程を行い、第2の不純物領域を 形成する。このとき図3 (A) に示す様に、第2の導電 層をパターニングするときに設けたレジストマスク28 3、284、285、286、287をそのまま残して おいても良い。不純物元素の添加は、フォスフィン(P H3)を用いたイオンドーブ法で行った。この工程で も、ゲート絶縁膜203を通してそのドの半導体層にリ ンを添加するために、加速電圧は80keVと高めに設 定した。そして、ここで形成される第2の不純物領域 は、nチャネル型TFTのソース領域230、237、 およびドレイン領域231、238、241として機能 させるため、この領域のリンの濃度は、 $1 \times 1 + 0$ $20 \sim 1$ 🕝 🛘 () 21 a toms/cm3とするのが好ましく、本実施例では 1 · 1 () 20atoms/cm³とした(図3 (A))。

【0108】また、ここで図示はしないが、ソース領域230、237、289およびドレイン領域231、238、241、288を覆うゲート絶縁膜を除去して、その領域の半導体層を露出させ、直接リンを添加しても良い。この工程を加えると、イオンドーブ法の加速電圧を10keVまで下げることができ、また、効率良くリンを添加することができる。

【0109】また、pチャネル型TFTの第3の不純物 領域の一部288、289にも同じ農度でリンが添加されるが、その2倍の農度でボロンが添加されているため、導電型は反転せず、pチャネル型TFTの動作上何ら問題はない。そして、pチャネル型TFTでは、第3の不純物領域234、289、233、288によって、ソース領域が234、289で形成され、ドレイン領域が233、288で形成される。このとき、ソース領域234と、ドレイン領域233とは、第2の導電層244とオーハーラップして形成される。

【0110】図3 (A) の状態が得られたら、レジストマスク283、284、285、286、287は除去して、再度フォトレジスト膜を形成し、裏面からの露光によってレジストマスクを形成する。このとき図3

(B) に示すように、第1および第2の導電層をマスクとして自己整合的にレジストマスク248、249、250、256、257を形成する。裏面からの露光は、直接光と散乱光を利用して行うもので、オーバー露光とすることで、図3(B)のようにレジストマスクを第2の導電層の内側に設けることができる。

【0.1.1.1】そして、第2.0導電層のマスクされていない値域をエッチングして除去する。エッチングは通常のドライエッチング技術を用いればよく、 CF_4 と O_2 ガスを用いて行う。そして、 $\boxed{2.0}$ 3 (C) に示すように、 $\boxed{2.5}$ 0 長さたけ除去する。 $\boxed{2.5}$ 0 長さは $\boxed{0.5}$ 0 $\boxed{3.4}$ $\boxed{4.5}$ 0 $\boxed{6.5}$

明で適宜調整すれば良く、ここでは 1.5μ mとした。その結果、n チャネル型TFTにおいて、L D D 値域となる第 1 の 不純物値域の長さ 3μ m の内、 1.5μ m (1.4) の長さで第 2 の 尊電層と重なる値域が形成され、 1.5μ m (1.5) の長さで第 2 の 尊電層と重ならない値域を形成することができた。

【0112】それぞれの農度で添加されたn型またはp型を付与する不純物元素は、このままでは活性化せず有効に作用しないので、活性化の工程を行う必要がある。この工程は、電気加熱炉を用いた熱アニール法や、前述のエキシマレーザーを用いたレーザーアニール法や、ハロゲンランフを用いたラピットサーマルアニール法(RTA法)で行うことができる。

【0113】熱アニール法では、窒素雰囲気中において300~700℃、好ましくは350~550℃、例えは450℃、2時間の加熱処理をして活性化を行う。本実施例では、第1の導電層を構成する導電膜(B)にA1を用いる構造とし、Taで形成される導電膜(B)にA2の導電層がA1を覆って形成されているため、Taがブロッキング層として機能して、A1原子が他の領域に拡散することを防ぐことができる。また、レーザーアニール法では、パルス発振型のKrFエキシマレーザー光を線状に集光して照射することにより活性化が行われる。また、レーザーアニール法を実施した後に熱アニール法を実施すると、さらに良い結果が得られる。この工程は、イオンドーヒング法によって結晶性が破壊された領域をアニールする効果も亜ね備えていて、その領域の結晶性を改善することもできる。

【0114】以上の工程で、ゲート電極を第1の尊電層と、その第1の尊電層に接して第2の導電層が設けられ、半尊体層204、206にはLDD領域となる第1の不純物領域と、ソース領域とドレイン領域となる第2の不純物領域が形成される。そして、第1の不純物領域は、ゲート絶縁膜を介して第2の尊電層と重なる領域と重ならない領域が形成される。一方、ロチャネル型TFTでは、チャネル形成領域と、ソース領域とドレイン領域とが形成される。

【0.115】図3(B)までの工程が終了したら、レジストマスク2.48、2.49、2.50、2.56、2.57を除去して、第1の層間絶縁膜2.63を5.00~1500 nmの厚さに形成する。第1の層間絶縁膜2.63としては、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、有機樹脂膜、およびそれらの積層膜を用いることができる。本実施例では、図示しないが、最初に窒化シリコン膜を5.0 nm形成し、さらに酸化シリコン膜を9.50 nm形成した2層構造とする。或いは、SIH4と N_2 Oとから作製する酸化窒化シリコン膜で1.000 nmの厚さに形成しても良い。

【0 1 1 6】第1の層間絶縁膜263にはその後、それ ぞれの半導体層のソース領域と、ドレイン領域に達する コンタクトホールを形成する。そして、ソース配線26 4、265、266、とドレイン配線267、268を 形成する。図示していないが、本実施例ではこの配線を 3 層構造とし、T i 膜 1 0 0 n m、T i を含むA 1 膜 3 00nm、Ti膜150nmの厚さでスパッタ法で連続 して形成する。

【0117】そして、ソース電極264、265、26 6とドレイン電極267、268と、第1の層間絶縁膜 263を覆ってパッシベーション膜269を形成する。 パッシベーション膜269は、窒化シリコン膜で50n mの厚さで形成する。さらに、有機樹脂からなる第2の 層間絶縁膜270を約1000mmの厚さに形成する。 有機樹脂膜としては、ポリイミド、アクリル、ポリイミ ドアミド等を使用することができる。有機樹脂膜を用い ることの利点は、成膜方法が簡単である点や、比誘電率 が低いので、寄生容量を低減できる点、平坦性に優れる 点などが上げられる。なお上述した以外の有機樹脂膜を 用いることもできる。ここでは、基板に塗布後、熱重合 するタイプのボリイミドを用い、300℃で焼成して形 成する。

【0 1 1 8】 こうして図 3 (C) に示すように、基板 2 O 1 上にCMOS回路と、画素マトリクス回路の画素T FTが形成されたアクティブマトリクス基板が作製され る。また、画素マトリクス回路の画素TFTのドレイン 側には、保持容量が同時に形成される。

【0119】[実施例3]本実施例では、実施例1と同じ 工程で図3(A)に示す状態得た後、他の方法で第2の 導電層の一部を除去して、第1の不純物領域が第2の導 電層と重なる領域と重ならない領域とを形成する例を示 す。

【0120】ます、図3(A)に示すように、第2の導 電層のパターニング工程で使用したレジストマスク28 3、284、285、286、287をそのまま使用し て、エッチングにより、第2の導電層の一部を図4

(A) に示すようにし5の長さだけ除去する。

【0121】この工程は、ドライエッチングで行うこと ができる。第2の尊電層の材料にもよるが、基本的には フッ春 (F) 系ガスを用いることにより等方性エッチン **ゲが進み、レジストマスクの下にある第2の導電層材料** を除去することができる。例えば、Taの場合にはCF 1ガスで可能であり、Tiの場合にはCF4やCC14ガ スで可能であり、Moの場合にはSF6やNF3で可能で ある。

【0 1 2 2】そして、図4 (A) に示すように、L5の 長さだけ、ここでは $1.5\mu m$ 除去する。その結果、nチャネル型TFTにおいて、LDD領域となる第1の不 純物領域は3μmの長さ(L6)て形成されており、

1. 5 μmの長さ (L 4) で第2の導電層と重なる領域 が形成され、1. $5 \,\mu$ mの長さ(1.5)で第2のゲート 電極と重ならない領域を形成することができる。

【0123】そしてレジストマスク283、284、2 85、286、287を除去して、実施例1と同様に活 性化の工程を行い、第1の層間絶縁膜263、ソース配 線264、265、266、ドレイン配線267、26 8、バッシケーション膜269、第2の層間絶縁膜27 0 を形成して、図4 (B) に示すアクティブマトリクス 基板を形成することができる。

【0 1 2 4】[実施例 4] 本実施例では、実施例 1 ~ 3 お よび実施例 5 で形成されるアクティブマトリクス基板か ら、アクティブマトリクス型液晶表示装置を作製するエ 程を説明する。

【0 1 2 5】図3 (C) または図4 (B) の状態のアク ティブマトリクス基板に対して、第2の層間絶縁膜27 0 にドレイン電極268に達するコンタクトホールを形 成し、画素電極271を形成する。画素電極271は、 透過型液晶表示装置とする場合には透明導電膜を用い、 反射型の液晶表示装置とする場合には金属膜を用いれば 良い。ここでは透過型の液晶表示装置とするために、酸 化インジウム・スズ (IT〇) 膜を100nmの厚さに スパッタ法で形成し、画素電極271を形成する。

【0126】図5 (A) の状態を形成したら、配向膜2 72を第2の層間絶縁膜270と画素電極271上に形 成する。通常液晶表示素子の配向膜にはポリイミド樹脂 が多く用いられている。対向側の基板273には、透明 尊電膜274と、配向膜275とを形成する。配向膜は 形成された後、ラヒング処理を施して液晶分子がある一 定のプレチルト角を持って平行配向するようにする。

【0127】上記の工程を経て、画素マトリクス回路 と、CMOS回路が形成されたアクティブマトリクス基 板と対向基板とを公知のセル組み工程により、シール材 やスペーサ (共に図示せず) などを介して貼りあわせ る。その後、両基板の間に液晶材料276を注入し、封 止剤(図示せず)によって完全に封止する。よって図5 (B) に示すアクティブマトリクス型液晶表示装置が完 成する。

【0128】 欠に本実施例のアクティブマトリクス型液 品表示装置の構成を、図7と図8を用いて説明する。図 7は本実施例のアクティブマトリケス基板の斜視図であ る。アクティブマトリクス基板は、ガラス基板201上 に形成された画素マトリクス回路701と、走査 (ゲー ト)線側駆動回路702と、データ(ソース)線側駆動回 路703で構成される。画素マトリクス回路の画素TF T700はnチャネル型TFTであり、周辺に設けられ る駆動回路はCMOS回路を基本として構成されてい る。走査(ゲート)縟側駆動回路702と、データ(ソ ース)線側駆動回路703はそれぞれゲート配線802 とソース配線803で画素マトリクス回路701に接続 されている。

【0129】図8(A)は画素マトリクス回路701の 上面図であり、ほぼ1画素の上面図である。画素マトリ

クス回路には画素TFTが設けられている。ゲート配線802に連続して形成されるゲート電極820は、図示されていないゲート絶縁膜を介してその下の半導体層801と交差している。図示はしていないが、半導体層には、ソース領域、ドレイン領域、第1の不純物領域が形成されている。また、画素TFTのドレイン側には、半導体層と、ゲート絶縁膜と、第1及び第2の導電層と同じ材料で形成された容量配線821とから、保持容量807が形成されている。また、図8(A)で示すA一A'に沿った断面構造は、図3(C)または図4(C)に示す画素マトリクス回路の画素TFTの断面図に対応している。

【0130】一方、図8(B)に示すCMOS回路では、ゲート配線815から延在するゲート電極813、814が、図示されていないゲート絶縁膜を介してその下の半導体層810、812とそれぞれ交差している。図示はしていないが、同様にnチャネル型TFTの半導体層810には、ソース領域、ドレイン領域、第1の不純物領域が形成されている。また、pチャネル型TFTの半導体層812にはソース領域とドレイン領域が形成されている。そして、B一Bに沿った断面構造は、図3(C)または図4(C)に示す画素マトリクス回路の断面図に対応している。

【0131】本実施例では、画素TFT700をダブルゲートの構造としているが、シングルゲートの構造でも良いし、トリプルゲートとしたマルチゲート構造にしても構わない。本実施例のアクティブマトリクス基板の構造は、本実施例の構造に限定されるものではない。本願発明の構造は、ゲート電極の構造と、ゲート絶縁膜を介して設けられた半導体層のソース領域と、ドレイン領域と、その他の不純物領域の構成に特徴があるので、それ以外の構成については実施者が適宜決定すれば良い。

【0132】[実施例5]本実施例は、実施例2と同じ工程であるが、画素マトリクス回路の画素TFTとCMO S回路のnチャネル型TFTおよびpチャネル型TFTの、第2の導電層の構造が異なる一例を示す。このとき、図6(A)に示すように、第2の導電層290、291は、第1の導電層に接していて、各TFTのドレイン側にのみ延在した形態となっている。CMO S回路において、nチャネル型TFTの第2の導電層をこのような形状としてもTFTのドレイン側に形成される高電界領域を緩和することができる。一方、画素TFTの第2の導電層292、293および容量配線294は実施例1と同様に形成する。

【0133】本実施例の工程は、基本的に実施例2で示す工程に従えば良く、第2の尊電層の形状はパターニングの工程で使用するフォトマスクを変更するだけで、他の工程は何ら変更する必要はない。しかし、nチャネル型TFTの第1の下純物領域は、ドレイン領域側のみに形成される。

【0134】そして、図6(B)に示すように、レジストマスク223、221、225、226、227は除去して、再度フォトレジスト膜を形成し、裏面からの露光によってパターニングする。このとき図6(B)に示すように、第1および第2の導電層をマスクとして自己整合的にレジストマスク248、249、250、256、257が形成される。裏面からの露光は、直接光と散乱光を利用して行うもので、オーハー露光とすることで、図6(B)のようにレジストマスクを第2の導電層の内側に設けることができる。

【0135】そして、第2の導電層のマスクされていない領域をエッチングして除去する。エッチングは通常のドライエッチング技術を用いればよく、 CF_4 と O_2 ガスを用いて行う。そして、図6(C)に示すように、L5の長さだけ除去する。L5の長さは0. $5\sim3~\mu$ mの範囲で適宜調整すれば良く、ここでは1. $5~\mu$ mとする。その結果、n チャネル型TFTにおいて、LDD領域となる第1の不純物領域の長さ $3~\mu$ mの内、1. $5~\mu$ m(L4)の長さで第2の導電層と重なる領域が形成され、1. $5~\mu$ m(L5)の長さで第2のゲート電極と重ならない領域を形成することができる。以降の工程は、実施例1と同様に行うことで、図6(C)に示すアクティブマトリクス基板が形成される。

【0136】[実施例6]本実施例では、実施形態1、2 および実施例1、2、3、5において半導体層として用いる結晶質半導体膜を、触媒元素を用いた熱アニール法により形成する例を示す。触媒元素を用いる場合、特開平7-130652号公報、特開平8-78329号公報で開示された技術を用いることが望ましい。

【0137】ここで、特開平7-130652号公報に開示されている技術を本願発明に適用する場合の例を図9に示す。まず基板901に酸化シリコン膜902を設け、その上に非品質シリコン膜903を形成した。さらに、重量換算で10ppmのニッケルを含む酢酸ニッケル塩溶液を塗布してニッケル含有層904を形成する(図9(A))。

【0.13.8】次に、5.0.0℃、1時間の脱水素工程の後、 $5.0.0 \sim 6.5.0$ ℃で $4 \sim 1.2$ 時間、例えば5.5.0℃、8時間の熱処理を行い、結晶質シリコン膜9.0.5を形成する。こうして得られた結晶質シリコン膜9.0.5は非常に優れた結晶性を有している(図9.0.00.0)。

【0139】また、特開平8-78329号公報で開示された技術は、触媒元素を選択的に添加することによって、非晶質半導体膜の選択的な結晶化を可能としたものである。同技術を本願発明に適用した場合について図10で説明する。

【0140】まず、ガラス基板1001に酸化シリコン膜1002を設け、その上に非晶質シリコン膜1003、酸化シリコン膜1004を連続的に形成する。この時、酸化シリコン膜1004の厚さは150nmとす

る。

【0141】次に酸化シリコン膜1004をパターニン グして、選択的に開孔部1005を形成し、その後、重 量換算で10ppmのニッケルを含む酢酸ニッケル塩溶 液を塗布する。これにより、ニッケル含有層1006が 形成され、ニッケル含有層 1 0 0 6 は開孔部 1 0 0 5 の 底部のみで非晶質シリコン膜 1002と接触している (図10(A))。

【0142】次に、500~650℃で4~24時間、 例えば570℃、14時間の熱処理を行い、結晶質シリ コン膜1007を形成する。この結晶化の過程では、二 ッケルが接した非晶質シリコン膜の部分が最初に結晶化 し、そこから横方向へと結晶化が進行する。こうして形 成された結晶質シリコン膜1007は棒状または針状の 結晶が集合して成り、その各々の結晶は巨視的に見れば ある特定の方向性をもって成長しているため、結晶性が 揃っているという利点がある(図10 (B))。

【0143】尚、上記2つの技術において使用可能な触 媒元素は、ニッケル(Ni)の以外にも鉄(Fe)、Rラシウム (Pd)、スズ (Sn)、鉛 (Pb)、コバル ト (Co)、白金 (Pt)、鍋 (Cu)、金 (Au)、 といった元素を用いても良い。

【0 1 4 4】以上のような技術を用いて結晶質半導体膜 (結晶質シリコン膜や結晶質シリコンゲルマニウム膜な どを含む) を形成し、パターニングを行えば、結晶質 T FTの半導体層を形成することができる。本実施例の技 術を用いて、結晶質半導体膜から作製されたTFTは、 優れた特性が得られるが、そのため高い信頼性を要求さ れている。しかしながら、本願発明のTFT構造を採用 することで、本実施例の技術を最大限に生かしたTFT を作製することが可能となる。

【0145】[実施例7]本実施例は、実施形態1、2お よび実施例 1 、 2 、 3 、 5 で用いられる半導体層を形成 する方法として、非晶質半導体膜を初期膜として前記触 媒元素を用いて結晶質半導体膜を形成した後で、その触 媒元素を結晶質半導体膜から除去する工程を行った例を 示す。本実施例ではその方法として、特開平10-24 7735、特開平10-135468号公報または特開 平10-135469号公報に記載された技術を用い る。

【0146】同公報に記載された技術は、非品質半導体 膜の結晶化に用いた触媒元素を結晶化後にリンのゲッタ リング作用を用いて除去する技術である。同技術を用い ることで、結晶質半導体膜中の触媒元素の濃度を1×1 () 17atoms/cm³以下、好ましくは1・1 () 16atoms/cm³に まで低減することがてきる。

【0 1 4 7】本実施例の構成について図1 1 を用いて説 明する。ガラス基板1101はコーニング社の1737 基板に代表される無アルカリガラス基板を用いている。 図11 (A) では、実施例5で示した結晶化の技術を用 いて、下地1102、結晶質シリコン膜1103が形成 された状態を示している。そして、結晶質シリコン膜1 103の表面にマスク用の酸化シリコン膜1104が1 50 nmの厚さに形成され、パターニングにより開孔部 が設けられ、結晶質シリコン膜を露出させた領域を設け てある。そして、リンを添加する工程を実施して、結晶 質シリコン膜にリンが添加された傾域1105が設け

【0148】この状態で、窒素雰囲気中で550~80 **0で、5~2 4時間、例えば6 0 0で、 1 2時間の熱処** 理を行うと、結晶質シリコン膜にリンが添加された領域 1105がゲッタリングサイトとして働き、結晶質シリ コン膜1103に残存していた触媒元素はリンが添加さ れた領域1105に偏析させることができる。

【0149】そして、マスク用の酸化シリコン膜110 4と、リンが添加された領域1105とをエッチングし て除去することにより、結晶化の工程で使用した触媒元 素の**農度が1・1**() ¹⁷atoms/cm³以下にまで低減された 結晶質シリコン膜を得ることがてきる。この結晶質シリ コン膜はそのまま実施例 1 、 2 、 4 で示した本願発明の TFTの半導体層として使用することができる。

【0 1 5 0】[実施例8]本実施例では、実施形態1、2 および実施例1、2、3、5で示した本願発明のTFT を作製する工程において、半導体層とゲート絶縁膜を形 成する他の実施例を示す。そして、本実施例の構成を図 12で説明する。

【0 1 5 1】ここでは、少なくとも7 0 0 ~ 1 1 0 0 ℃ 程度の耐熱性を有する基板が必要であり、石英基板12 01を用いる。そして実施例5で示した技術を用い、結 晶質半導体を形成する。これをTFTの半導体層とする ために、島状にパターニングして半導体層1202、1 203を形成する。そして、半導体層1202、120 3を覆って、ゲート絶縁膜1204を酸化シリコンを主 成分とする膜で形成した。本実施例では、プラズマCV D法で酸化窒化シリコン膜を70nmの厚さで形成する (図12(A))。

【0 1 5 2】そして、ハロゲン(代表的には塩素)と酸 素を含む雰囲気中で熱処理を行う。本実施例では、95 0 C、3 0分とする。尚、処理温度は7 0 0~1 1 0 0 **での範囲で選択すれば良く、処理時間も10分から8時** 間の間で選択すれば良い(図12(B))。

【0 1 5 3】その結果、本実施例の条件では、半導体層 1202、1203とゲート絶縁膜1204との界面で 熱酸化膜が形成され、ゲート絶縁膜1207が形成され る。また、ハロゲン雰囲気での酸化の過程で、ゲート絶 縁膜1204と半導体層1202、1203に含まれる 不純物で、特に金属不純物元素はハロゲンと化合物を形 成し、気相中に除去することができる。

【0154】以上の工程で作製されるケート絶縁膜12 07は、絶縁耐圧が高く半導体層1205、1206と ゲート絶縁膜1207の界面は非常に良好なものであった。本願発明のTFTの構成を得るためには、以降のT程は実施例1、2、4に従えば良い。

【0155】[実施例9]本実施例では、実施例2と異なる工程順序で結晶質TFTを作製する例を図13に示す。まず、実施例2において、図2(A)で示される半導体層204、205、206は、実施例6で示す方法で作製する結晶質シリコン膜を用いる。このとき、結晶化の工程で用いられる触媒元素が半導体層中にわずかに残存している。その後の工程は、実施例1に従い図3

(B) に示すp型を付与する不純物添加の工程までを実施する。そして、レジストマスク258、259を除去する。

【0156】このとき、図13に示すように、nチャネル型TFTのソース領域230、237と、ドレイン領域231、238、241と、pチャネル型TFTのソース領域234、289と、ドレイン領域233、288とにはいずれも図3(A)の工程で添加されたリンが存在している。実施例1に従えばこのときリン機度は12000~1×1021 atoms/cm3であった。

【0157】この状態で、窒素雰囲気中で400~800で、1~24時間、例えば550で、4時間の加熱処理の工程を行う。この工程により、添加された1型及びり型を付与する不純物元素を活性化することができる。さらに、前記リンが添加された領域がゲッタリングサイトとなり、結晶化の工程の後残存していた触媒元素を偏析させることができる。その結果、チャネル形成領域から触媒元素を除去することができる。

【0158】図13の工程が終了したら、以降の工程は 実施例1の工程に従い、図3(C)の状態を形成することにより、アクティブマトリクス基板を作製することが できる。

【0159】[実施例10]本実施例では、本願発明のTFTにおけるゲート電極の構成の例を図14で示す。ゲート電極は、第1の導電層と、第1の導電層に接して形成される第2の導電層とから成っている。そして、第1の導電層は、一つまたは複数の導電層から形成されるものである。

【0160】図14(A)は、ゲート電極の第1の尊電層のゲート絶縁膜に接して形成される尊電層(A)1701をMo-Ti膜で形成し、その導電層(A)上に積層して、導電層(B)1702をTi膜で形成し、導電層(C)1703をA1を主成分とする膜で形成し、導電層(D)1704をTi膜で形成した構造を有している。ここで、導電層(A)の厚さは30~200nmの厚さに、また、導電層(B)~導電層(D)の厚さは50~100nmの厚さで形成することが望ましい。

【0 1 6 1】 ゲート絶縁膜に接する導電層 (A) は、その上に形成する導電層の構成元素がゲート絶縁膜中にしみ込むのを防ぐバリア層としての役割を果たすものであ

り、Ti、Ta、W、Mo、などの高融点金属か、その合金材料を用いることが望ましい。また、図14(A)で形成された尊電層(C)1703はA1を主成分とする膜であり、これはゲート電極の抵抗をを下げるために設けられる。そして、形成するA1膜の平坦性を高めるために、Sc、Ti、Siなどの元素を0.1~5atomic第の割合て含有させたA1合金膜を用いると望ましい。いずれにしても、本願発明を10インチクラスかそれ以上の液晶表示装置に適用する場合には、ゲート電極の抵抗を下げるために、A1またはCuを主成分とする抵抗率の低い材料を用いることが望ましい。さらに、第1の尊電層とゲート絶縁膜に接して形成される第2の導電層1705は、耐熱性を高めるために、Ti、Ta、W、Mo、などの高融点金属か、その合金材料を用いることが望ましい。

【0 1 6 2】図 1 4 (B) は他の構成例であり、導電層 (A) 1 7 0 6をMo - W合金膜またはW膜から成る一つの層で、第 2 の導電層 1 7 0 7をTi膜で形成するものである。第 2 の導電層 1 7 0 7はその他にTa、Mo、Wで形成しても良い。導電層 (A) 1 7 0 6は厚さを5 0~100 nmとすれば良い。

【0163】図14(C)は、ゲート電極の第1の導電層を構成する導電層(A)1708をTi膜で形成し、導電層(B)1709を鋼(Cu)を主成分とする膜で形成し、導電層(C)1710をTi膜で形成するものである。A1膜と同様にCu膜を用いてもゲート電極およびゲート配線の抵抗室を下げることが可能である。また、第2の導電層1711はTi、Mo、W、Taなどの膜で形成する。

【0 1 6 4】図 1 4 (D) は、第 1 の尊電層を構成する 尊電層 (A) 1 7 1 2 を T i 膜で形成し、導電層 (B) 1 7 1 3 を A 1 を主成分とする膜で形成し、導電層

(C) 1714をTi膜で形成したものである。第2の 尊電層 1715はTi、Mo、W、Taなどの膜で形成 する。

【0165】図14(E)は、ケート電極の第1の導電 層を構成する導電層(A) 1716をTi膜で形成し、 その表面を窒化して窒化チタン(TiN)膜1720を 設ける。TiN膜の厚さは、Ti膜の厚さ30~200 nmに対して10~100nmとすれば良く、ここでは 20nmとした。TiN膜はスパッタ法で導電層(A) 1716のTi膜を形成するとき、アルコンガス中に流 量比で10~30%程度の窒素ガスを加えれば良く、こ のとき膜中の含有量を20~50atomic%、好ましくは 40atomic%とすれば良い。そして導電層(B) 171 7をA1を主成分とする膜で形成し、導電層(C) 17 18をTi膜で形成する。この時、Ti膜の成膜前にT iN膜1721を形成しておいても良い。そして、第2 の導電層1719をTi膜で形成する。この時も、Ti 膜の成膜前にTiN膜1722を形成しておいても良 (·)

【0.16.6】図1.4(E)のように、T.i.N膜を導電層(B) 1.7.1.7との界面に設けることにより、T.i.e.A.1が直接反応することを防ぐことができる。このようなケート電極の構成は、実施例1.0製活性化の工程や、実施例8.0で行われる加熱処理の工程に対して有効であり、 $3.0.0 \sim 7.0.0$ での範囲、好ましくは $3.5.0 \sim 5.5.0$ での範囲でその工程を実施することができる。

【0 1 6 7】図 1 4 (F) は、ゲート電極の第 1 の導電層を構成する導電層(A) 1 7 2 3 を T i 膜で形成し、導電層(B) 1 7 2 4 を A 1 を 主成分とする膜で形成し、第 2 の導電層 1 7 2 5 を T a 膜で形成するものである。ここでも同様に、導電層(B) 1 7 2 4 と接する面に T i N膜 1 7 2 6 および T a N膜 1 7 2 7 を 形成する。 T a N膜は同様にスパッタ法でアルゴンガスに 窒素を流量比で $1 \sim 10\%$ 添加すれば良く、このとき T a N膜中に含まれる窒素の量を $35 \sim 6$ Oatomic %、好ましくは $45 \sim 5$ Oatomic %含ませると良い。このような構成とすることで、図 1 4 (E) の構成例と同様に耐熱性を高めることができる。

【0168】このようなゲート電極の構成は実施形態 1、2および実施例1、2、3、5のTFTと好適に組 み合わせて用いることができる。

【0 1 6 9】[実施例 1 1]本実施例では、図 1 6 で示す L 4 を半導体層上とその周辺で異ならせる例について図 1 8 を用いて説明する。

【0170】図18において、半導体層1840上には ゲート電極の第1の導電層1841及び第2の導電層1 842が形成されている。この時、第2の導電層184 2は第1の導電層1841を覆い隠すように形成される が、本明細書中では第1の導電層1841と重ならない 部分の長さを14と定義している。

【0.1.7.1】本実施例の場合、半導体層の上では1.4.0長さ(ここではM.DDと表す)を $0..5\sim3\,\mu$ mとする。そして、配線部(半導体層の上以外の周辺部)では1.4.0長さ(ここでは $M.と表す)を<math>0..1\sim1..5\,\mu$ mとする。

【0172】即ち、本実施例は半導体層の上よりも配線部の方において第2の導電層の線幅を狭くすることに特徴がある。なぜならば配線部ではL4に相当する領域は必要なく、配線の高密度集積化を妨げる要因となってしまうため、可能な限り線幅を狭くした方が好ましい。

【0173】従って、本実施例の構成を用いることで配線の高密度集積化が容易となり、ひいては半導体装置の高密度集積化が可能となる。なお、本実施例の構成は実施例1~10のいずれの構成とも自由に組み合わせることが可能である。

【0174】[実施例12]本実施例では、実施例1、2 のアクティブマトリケス基板に設けられた保持容量を形 成する工程の他の一例を示す。[42(B)の状態の基板 に、フォトレジスト膜をマスクとして、n チャネル型TFTを形成する領域をレジストマスク225、295で 覆って、p チャネル型TFTが形成される領域と、保持 容量が形成される領域とに、p 型を付与する不純物添加の工程を行う。ここでは実施例1と同様に2×10 20 at oms/cm 3 の農度にポロンを添加する。そして、図19に 示すようにポロンが高農度に添加された第3の不純物領域227、228、296が形成される。

【0175】保持容量が形成される領域の半導体層に高 農度のポロン(B)が添加されることで、抵抗率を下げ ることができて、好ましい状態となる。尚、以降の工程 は実施例1に従えば良い。

【0176】[実施例13]本実施例では、計算機シュミレーションを用い、本願発明の構成について、その妥当性を検証した。ここでは、ISE Integrated system engineering AG) 半導体デバイスシュミレータ総合パッケージを用いた。

【0177】ここで計算に用いたTFTの構造を図20に示す。TFTの構造は、チャネル長10 μ m、チャネル目0 μ m、デモスの構造は、チャネル長10 μ m、チャネル幅10 μ m、で低濃度不純物領域(LDD)の長さを2、5 μ m固定とした。また、その他の条件としては、低濃度不純物領域(n つ)のリン農度を4、2、10 17 個。m で m で m のリン農度を2、10 20 個。m で m で m 半導体層の厚さ50 nm、ゲート絶縁膜の厚さを150 nm、ゲート絶縁膜の厚さを150 nm、ゲート電極の厚さを400 nmとした。そして計算では、低濃度不純物領域(n つ)が、ゲート電極と完全にオーバーラップさせたGOLD構造の場合と、0、5 μ mビッチで外側にずらして、一部がオーバーラップさせた構造(GOLD+LDD)との場合について調べた。

【0178】図21は、チャネル形成領域の中心を基準として、そのドレイン側の電界強度分布を計算した結果を示す。ここではゲート電圧Vロニー8V、ドレイン電圧Vロニー6Vとして計算した。その結果、低濃度不純物領域(nつ)がゲート電極と完全にオーバーラップしたGOLD構造の場合、ゲートードレイン端での電界強度が最も強くなり、低濃度不純物領域(nつ)領域をドレイン側にずらして、オーバーラップ量を減らすと電界強度が緩和される結果が得られた。

【0.179】また図22は、ドレイン電圧Vds=16 V一定とした、Vg-1d(ゲート電圧-ドレイン電 流)特性を計算した結果を示している。GOLD構造の 場合すつ電流の増大があるが、低震度不純物領域

(nm) 領域をドレイン側にずらして、オーバーラップ 量を減らすとすつ電流の増加を防ぐことができる様子を 示している。

【0180】また図23と図24は、低濃度不純物領域(n)が、ゲート電極と完全にオーバーラップしたG OLD構造と、0.5μm外側にずらして、一部がオー バーラップさせた構造(GOLD+LDD)との場合に ついて、チャネル形成領域、ソース領域、ドレイン領域の電子農度分布とホール農度分布について計算した結果を示している。図では農度分布を等高線で示している。図23では、低農度不純物領域(n つ)の表面がゲート電極とオーバーラップしている領域でホール農度が高くなっている様子をみることができる。このとき、このホール農度が高いことが起因するオフ電流の増加がよそうされる。この様子は、図25のホール電流としてみることができる。一方、図24では、GOLD+LDD構造によりゲート電極とドレイン端での電界強度が緩和されるため、ホール農度は高くない。また、電子農度の分布も緩やかとなり、LDD領域の存在のためトンネル電流も阻止されるため、オフ電流の増加もなくなる。同様に図26では電子電流およびホール電流とも低減されている。

【0181】以上の計算機シュミレーションの結果は、本願発明が課題としているGOLD構造の現象を良く説明している。そして、本願発明の構成をとることによって、オフ電流の増大を防ぐことができることを示している。

【0182】[実施例14]本実施例では、本願発明のTFT回路によるアクティブマトリクス型液晶表示装置を組み込んだ半導体装置について図15、図40、図41で説明する。

【0183】このような半導体装置には、携帯情報端末 (電子手帳、モバイルコンピュータ、携帯電話等)、ビデオカメラ、スチルカメラ、パーソナルコンピュータ、テレビ等が挙げられる。それらの一例を図15図4 0、図41に示す。

【0184】図15 (A) は携帯電話であり、本体9001、音声出力部9002、音声人力部9003、表示装置9004、操作スイッチ9005、アンテナ9006から構成されている。本願発明は音声出力部9002、音声人力部9003、及びアクティブマトリクス基板を備えた表示装置9004に適用することができる。【0185】図15 (B) はビデナカメラであり、本体9101、表示装置9102、音声入力部9103、本体年スイッチ9104、バッテリー9105、受像部9106から成っている。本願発明は音声入力部9103、及びアクティブマトリクス基板を備えた表示装置910

2、受像部 9 1 0 6 に適用することができる。 【0 1 8 6】図 1 5 (C) はモハイルコンピュータであり、本体 9 2 0 1、カメラ部 9 2 0 2、受像部 9 2 0 3、操作スイッチ 9 2 0 4、表示装置 9 2 0 5 で構成されている。本願発明は受像部 9 2 0 3、及びアクティブマトリクス基板を備えた表示装置 9 2 0 5 に適用することができる。

【0187】図15 (D) はヘッドマウントディスプレイであり、本体9301、表示装置9302、アーム部9303で構成される。本願発明は表示装置9302に

適用することができる。また、表示されていないが、そ の他の信号側御用回路に使用することもてきる。

【0188】図15 (E) は携帯書籍であり、本体9501、表示装置9502、9503、記憶媒体9504、操作スイッチ9505、アンテナ9506から構成されており、ミニディスク (MD) やDVDに記憶されたデータや、アンテナで受信したデータを表示するものである。表示装置9502、9503は直視型の表示装置であり、本願発明はこの適用することができる。

【0189】図40(A)はパーソナルコンピュータであり、本体9601、画像入力部9602、表示装置9603、キーボード9604で構成される。

【0190】図10(B)はプログラムを記録した記録 媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであ り、本体9701、表示装置9702、スピーカ部97 03、記録媒体9704、操作スイッチ9705で構成 される。なお、この装置は記録媒体としてDVD(Di gtial Versatile Disc)、CD等 を用い、音楽鑑賞や映画鑑賞やゲームやインターネット を行うことができる。

【0191】図40(C)はデジタルカメラであり、本体9801、表示装置9802、接眼部9803、操作スイッチ9804、受像部(図示しない)で構成される。

【0192】図27 (A) はフロント型プロジェクターであり、表示装置2601、スクリーン2602で構成される。本願発明は表示装置やその他の信号制御回路に適用することができる。

【0193】図27(B)はリア型プロジェクターであり、本体2701、表示装置2702、ミラー2703、スクリーン2704で構成される。本願発明は表示装置やその他の信号制御回路に適用することができる。

【0194】なお、図27 (C) は、図27 (A) 及び図27 (B) 中における表示装置2601、2702の構造の一例を示した図である。表示装置2601、2702は、光源光学系2801、ミラー2802、2804~2806、ダイクロイックミラー2803、プリズム2807、液晶表示装置2808、位相差板2809、投射光学系2810で構成される。投射光学系2810、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図27 (C) 中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、1Rフィルム等の光学系を設けてもよい。

【0195】また、図27 (D) は、図27 (C) 中における光源光学系2810の構造の一例を示した図である。本実施例では、光原光学系2810は、リフレクター2811、光原2812、レンズアレイ2813、2814、偏光変換素子2815、集光レンズ2816で

構成される。なお、図27(D)に示した光顔光学系は一例であって特に限定されない。例えば、光顔光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、1Rフィルム等の光学系を設けてもよい。また、本願発明はその他にも、イメージセンサやEL型表示素子に適用することも可能である。このように、本願発明の適用範囲はきわめて広く、あらゆる分野の電子機器に適用することが可能である。

【0 1 9 6】[実施例 1 5]本実施例では、本願発明を用いてEL (エレクトロルミネッセンス)表示装置を作製した例について説明する。

【0197】図33(A)は本願発明を用いたEL表示 装置の上面図である。図33(A)において、4010 は基板、4011は画素部、4012はソース側駆動回 路、4013はケート側駆動回路であり、それぞれの駆 動回路は配線4014~4016を経てFPC4017 に至り、外部機器へと接続される。

【0198】このとき、少なくとも画素部、好ましくは 駆動回路及び画素部を囲むようにしてカバー材600 0、シーリング材(ハウジング材ともいう)7000、 窓封材(第2のシーリング材)7001が設けられている。

【0199】また、図33 (B) は本実施例のEL表示装置の断面構造であり、基板4010、下地膜4021の上に駆動回路用TFT (但し、ここではnチャネル型TFTとpチャネル型TFTを組み合わせたCMOS回路を国示している。) 4022及び画素部用TFT4023 (但し、ここではEL素子への電流を制御するTFTだけ図示している。)が形成されている。これらのTFTは公知の構造(トップゲート構造またはボトムゲート構造)を用いれば良い。

【0200】本願発明は、駆動回路用TFT4022、 画素部用TF4023に際して用いることができる。

【0201】本願発明を用いて駆動回路用TFT402 2、画素部用TFT4023が完成したら、樹脂材料でなる層間絶縁膜(平坦化膜)4026の上に画素部用T FT1023のドレインと電気的に接続する透明導電膜でなる画素電極4027を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物(LTOと呼ばれる)または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極4027を形成したら、絶縁膜4028を形成し、画素電極4027上に開口部を形成する。

【0202】次に、EL層4029を形成する。EL層 1029は公知のEL材料(正孔注入層、正孔輸送層、 発光層、電子輸送層または電子注入層)を自由に組み合 わせて積層構造または単層構造とすれば良い。どのよう な構造とするかは公知の技術を用いれば良い。また、E L材料には低分子系材料と高分子系(ポリマー系)材料 がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。

【0203】本実施例では、シャドーマスクを用いて蒸着法によりEL層を形成する。シャドーマスクを用いて画素毎に波長の異なる発光が可能な発光層(赤色発光層、緑色発光層及び青色発光層)を形成することで、カラー表示が可能となる。その他にも、色変換層(CCM)とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のEL表示装置とすることもできる。

【0204】EL層4029を形成したら、その上に陰極4030を形成する。陰極4030とEL層4029の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でEL層4029と陰極4030を連続成膜するか、EL層4029を不活性雰囲気で形成し、大気解放しないで陰極4030を形成するといった工夫が必要である。本実施例ではマルチチャンパー方式(クラスターツール方式)の成膜装置を用いることで上述のような成膜を可能とする。

【0205】なお、本実施例では陰極4030として、1.iF(フッ化リチウム)膜とAi(アルミニウム)膜の積層構造を用いる。具体的にはEL層4029上に蒸着法で1nm厚のLiF(フッ化リチウム)膜を形成し、その上に300nm厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるMgAg電極を用いても良い。そして陰極4030は4031で示される領域において配線4016に接続される。配線4016は陰極4030に所定の電圧を与えるための電源供給線であり、導電性ペースト材料4032を介してFPC4017に接続される。

【0206】4031に示された領域において陰極4030と配線4016とを電気的に接続するために、層間絶縁膜4026及び絶縁膜4028にコンタクトホールを形成する必要がある。これらは層間絶縁膜4026のエッチング時(画素電極用コンタクトホールの形成時)や絶縁膜4028のエッチング時(EL層形成前の開口部の形成時)に形成しておけば良い。また、絶縁膜4028をエッチングする際に、層間絶縁膜4026まで一括でエッチングする際に、層間絶縁膜4026まで一括でエッチングしても良い。この場合、層間絶縁膜4026と絶縁膜4028が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。

【0207】 このようにして形成されたEL素子の表面を覆って、パッシペーション膜6003、充填材6004、カバー材6000が形成される。

【0208】さらに、EL素子部を囲むようにして、カバー材7000と基板4010の内側にシーリング材が設けられ、さらにシーリング材7000の外側には密封

材(第2のシーリング材)7001が形成される。

【0209】このとき、この充填材6004は、カバー材6000を接着するための接着剤としても機能する。 充填材6004としては、PVC(ポリビニルクロライド)、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブモラル)またはEVA(エチレンビニルアセテート)を用いることができる。この充填材6004の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。

【0210】また、充填材6004の中にスペーサーを含有させてもよい。このとき、スペーサーをBaOなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。

【0211】スペーサーを設けた場合、パッシベーション膜6003はスペーサー圧を緩和することができる。 また、パッシペーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。

【0212】また、カバー材6000としては、ガラス板、アルミニウム板、ステンレス板、FRP(Fiberglass-Reinforced Plastics)板、PVF(ポリビニルフルオライド)フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材6004としてPVBやEVAを用いる場合、数十μmのアルミニウムホイルをPVFフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。

【0213】但し、E L 素子からの発光方向(光の放射 方向)によっては、カバー材 6000が透光性を有する 必要がある。

【0214】また、配線4016はシーリング材700 0および密封材7001と基板4010との隙間を通っ てFPC4017に電気的に接続される。なお、ここで は配線4016について説明したが、他の配線401 4、4015も同様にしてシーリング材7000および 密封材7001の下を通ってFPC4017に電気的に 接続される。

【0215】[実施例16]本実施例では、本願発明を用いて実施例15とは異なる形態のEL表示装置を作製した例について、図34(A)、(B)を用いて説明する。図33(A)、(B)と同じ番号のものは同じ部分を指しているのて説明は省略する。

【0216】図34(A)は本実施例のEL表示装置の 上面図であり、図34(A)をAAで切断した断面図 を図34(B)に示す。

【0217】実施例15に従って、EL素子の表面を覆ってパッシペーション膜6003までを形成する。

【0218】さらに、EL素子を覆うようにして充填材6001を設ける。この充填材6001は、カバー材6000を接着するための接着剤としても機能する。充填材6001としては、PVC(ポリビニルクロライド)、

エポキン樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)を用いることができる。この充填材6004の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ました。

【0219】また、充填材6004の中にスペーサーを含有させてもよい。このとき、スペーサーをBaOなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。

【0220】スペーサーを設けた場合、パッシペーション膜6003はスペーサー圧を緩和することができる。また、パッシペーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。

【0221】また、カバー材6000としては、ガラス板、アルミニウム板、ステンレス板、FRP(Fiberglass-Reinforced Plastics)板、PVF(ポリビニルフルオライド)フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材6004としてPVBやEVAを用いる場合、数十μmのアルミニウムホイルをPVFフィルムやマイラーフィルムで挟んた構造のシートを用いることが好ましい。

【0222】但し、E L 素子からの発光方向(光の放射方向)によっては、カバー材 6000が透光性を有する必要がある。

【0223】次に、充填材6004を用いてカバー材6000を接着した後、充填材6004の側面(露呈面)を覆うようにフレーム材6001を取り付ける。フレーム材6001はシーリング材(接着剤として機能する)6002によって接着される。このとき、シーリング材6002としては、光硬化性樹脂を用いるのが好ましいが、EL層の耐熱性が許せば熱硬化性樹脂を用いても良い。なお、シーリング材6002はできるだけ水分や酸素を透過しない材料であることが望ましい。また、シーリング材6002の内部に乾燥剤を添加してあっても良い。

【0224】また、配線4016はシーリング材600 2と基板4010との隙間を通ってFPC4017に電 気的に接続される。なお、ここでは配線4016につい て説明したが、他の配線4014、4015も同様にしてシーリング材6002の下を通ってFPC4017に 電気的に接続される。

【0225】[実施例17]実施例15および16のような構成からなるEL表示パネルにおいて、本願発明を用いることができる。画素部の詳細な断面構造を図35に、上面構造を図36(A)に、回路図を図36(B)に示す。図35、図36(A)及び図36(B)では共通の符号を用いるので互いに参照すれば良い。

【0226】図35において、基板3501上に設けられたスイッチング用TFT3502は本願発明のnチャ

ネル型TFTを用いて形成される(実施例1~12参照)。本実施例ではダブルゲート構造としているが、構造及び作製プロセスに大きな違いはないので説明は省略する。但し、ダブルゲート構造とすることで実質的に二つのTFTが直列された構造となり、オフ電流値を低減することができるという利点がある。なお、本実施例ではダブルゲート構造としているが、シングルゲート構造でも構わない。また、本願発明のpチャネル型TFTを用いて形成しても構わない。また、本願発明のpチャネル型TFTを用いて形成しても構わない。

【0227】また、電流制御用TFT3503は本願発明のnチャネル型TFTを用いて形成される。このとき、スイッチング用TFT3502のドレイン配線35は配線36によって電流制御用TFTのゲート電極37に電気的に接続されている。また、38で示される配線は、スイッチング用TFT3502のゲート電極39a、39bを電気的に接続するゲート配線である。

【0228】このとき、電流制御用TFT3503が本願発明の構造であることは非常に重要な意味を持つ。電流制御用TFTはEL素子を流れる電流量を制御するための素子であるため、多くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、電流制御用TFTのドレイン側に、ゲート絶縁膜を介してゲート電極に重なるようにLDD領域を設ける本願発明の構造は極めて有効である。

【0229】また、本実施例では電流制御用TFT35 03をシングルケート構造で図示しているが、複数のTFTを直列につなげたマルチゲート構造としても良い。 さらに、複数のTFTを並列につなげで実質的にチャネ ル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱に よる劣化対策として有効である。

【0230】また、図36(A)に示すように、電流制御用TFT3503のゲート電極37となる配線は3504で示される領域で、電流制御用TFT3503のドレイン配線40と絶縁膜を介して重なる。このとき、3504で示される領域ではコンデンサが形成される。このコンデンサ3504は電流制御用TFT3503のゲートにかかる電圧を保持するためのコンデンサとして機能する。なお、ドレイン配線40は電流供給線(電源線)3506に接続され、常に一定の電圧が加えられている。

【0231】スイッチング用TFT3502及び電流制御用TFT3503の上には第1パッシベーション膜41が設けられ、その上に樹脂絶縁膜でなる平坦化膜42が形成される。平坦化膜42を用いてTFTによる段差を平坦化することは非常に重要である。後に形成されるEL層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、EL層をできる

だけ平坦面に形成しうるように画素電極を形成する前に 平坦化しておくことが望ましい。

【0232】また、43は反射性の高い尊電膜でなる画素電極(EI.素子の陰極)であり、電流制御用TFT3503のドレインに電気的に接続される。画素電極43としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。

【0233】また、絶縁膜(好ましくは樹脂)で形成されたパンク4-4a、4-4bにより形成された溝(画素に相当する)の中に発光層4-5が形成される。なお、ここでは一画素しか図示していないが、R(赤)、G(緑)、B(青) の各色に対応した発光層を作り分けても良い。発光層とする有機E1、材料としては π 共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン(PPV)系、ポリビニルカルパゾール(PVK)系、ポリフルゴレン系などが挙げられる。

【0234】なお、PPV系有機EL材料としては様々な型のものがあるが、例えば『L Shenk, H. Becker, O. Gelsen, E. Kluge, W. Kreuder, and H. Spreitzer, "Polymers fortight Emitting Diodes", Euro Display, Proceedings, 1999, p. 33-37」や特開平10-92576号公報に記載されたような材料を用いれば良い。

【0235】具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は30~150 n (好ましくは40~100 n m) とすれば良い。

【0236】但し、以上の例は発光層として用いることのできる有機EL材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてEL層(発光及びそのためのキャリアの移動を行わせるための層)を形成すれば良し

【0237】例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機EL材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機EL材料や無機材料は公知の材料を用いることができる。

【0238】本実施例では発光層45の上にPEDOT (ポリチオフェン)またはPAni (ポリアニリン)でなる正孔注入層46を設けた積層構造のEL層としている。そして、正孔注入層46の上には透明導電膜でなる場極47が設けられる。本実施例の場合、発光層45で生成された光は上面側に向かって(TFTの上方に向かって)放射されるため、陽極は透光性でなければならなって)放射されるため、陽極は透光性でなければならな

い。透明尊電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。

【0239】陽極47まで形成された時点でEL素子3505505が完成する。なお、ここでいうEL素子3505は、画素電極(陰極)43、発光層45、正孔庄入層46及び陽極47で形成されたコンデンサを指す。図36Aに示すように画素電極43は画素の面積にほぼ一致するため、画素全体がEL素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。

【0240】ところで、本実施例では、陽極47の上にさらに第2パッシパーション膜48を設けている。第2パッシペーション膜48としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とEL素子とを遮断することであり、有機EL材料の酸化による劣化を防ぐ意味と、有機EL材料からの脱ガスを抑える意味との両方を併せ持つ。これによりEL表示装置の信頼性が高められる。

【0241】以上のように本願発明のEL表示パネルは 図35のような構造の画素からなる画素部を有し、オフ 電流値の十分に低いスイッチング用TFTと、ホットキ ャリア庄人に強い電流制御用TFTとを有する。従っ て、高い信頼性を有し、且つ、良好な画像表示が可能な EL表示パネルが得られる。

【0242】なお、本実施例の構成は、実施例1~12 構成と自由に組み合わせて実施することが可能である。 また、実施例14の電子機器の表示部として本実施例の EL表示パネルを用いることは有効である。

【0243】[実施例18]本実施例では、実施例17に示した画素部において、EL素子3505の構造を反転させた構造について説明する。説明には図37を用いる。なお、図35の構造と異なる点はEL素子の部分と電流制御用TFTだけであるので、その他の説明は省略することとする。

【0214】図37において、電流制御用TFT3503は本願発明のDチャネル型TFTを用いて形成される。作製プロセスは実施例1~12を参照すれば良い。【0245】本実施例では、画素電極(陽極)50として透明尊電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。

【0246】そして、絶縁膜でなるハンク5 la、51bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層52が形成される。その上にはカリウムアセチルアセトネート(acacKと表記される)でなる電子注入層53、アルミニウム合金でなる陰極54が

形成される。この場合、陰極54がパッシペーション膜 としても機能する。こうしてEL素子3701が形成される。

【0247】本実施例の場合、発光層52で発生した光は、矢印で示されるようにTFTが形成された基板の方に向かって放射される。

【0248】なお、本実施例の構成は、実施例1~12の構成と自由に組み合わせて実施することが可能である。また、実施例14の電子機器の表示部として本実施例のEL表示パネルを用いることは有効である。

【0249】[実施例19]本実施例では、図36 (B) に示した回路図とは異なる構造の画素とした場合の例について図38 (A) ~ (C) に示す。なお、本実施例において、3801はスイッチング用TFT3802のソース配線、3803はスイッチング用TFT3802のケート配線、3804は電流制御用TFT、3805はコンデンサ、3806、3808は電流供給線、3807はEL素子とする。

【0250】図38(A)は、二つの画素間で電流供給線3806を共通とした場合の例である。即ち、二つの画素が電流供給線3806を中心に線対称となるように形成されている点に特徴がある。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。

【0251】また、図38(B)は、電流供給線3808をゲート配線3803と平行に設けた場合の例である。なお、図38(B)では電流供給線3808とゲート配線3803とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源供給線3808とゲート配線3803とで専行面積を共有させることができるため、画素部をさらに高精細化することができる。

【0252】また、図38(C)は、図38(B)の構造と同様に電流供給線3808をゲート配線3803と平行に設け、さらに、二つの画素を電流供給線3808を中心に線対称となるように形成する点に特徴がある。また、電流供給線3808をゲート配線3803のいずれか一方と重なるように設けることも有効である。この場合、電炉供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。

【0253】なお、本実施例の構成は、実施例1~1 2、15または16の構成と自由に組み合わせて実施す ることが可能である。また、実施例14の電子機器の表 示部として本実施例の画素構造を有するEL表示パネル を用いることは有効である。

【0254】[実施例20] 実施例17に示した図36(A)、36(B)では電流制御用TFT3503のゲートにかかる電圧を保持するためにコンデンサ3504を徴ける構造としているが、コンデンサ3504を省略

することも可能である。実施例17の場合、電流制御用 TFT3503として実施例1~12に示すような本願 発明のnチャネル型TFTを用いているため、ゲート絶 縁膜を介してゲート電極に重なるように設けられたしD D領域を有している。この重なり合った領域には一般的 にゲート容量と呼ばれる寄生容量が形成されるが、本実 施例ではこの寄生容量をコンデンサ3504の代わりと して積極的に用いる点に特徴がある。

【0255】この寄生容量のキャパシタンスは、上記ゲート電極とLDD領域とが重なり合った面積によって変化するため、その重なり合った領域に含まれるLDD領域の長さによって決まる。

【0.2.5.6】また、実施例1.9に示した図3.8.(A)、 (B)、 (C)の構造においても同様に、コンデンサ3.8.0.5を省略することは可能である。

【0257】なお、本実施例の構成は、実施例1~12、15~19の構成と自由に組み合わせて実施することが可能である。また、実施例14の電子機器の表示部として本実施例の画素構造を有するEL表示パネルを用いることは有効である。

【0258】[実施例21]実施例1または実施例4で示したの液晶表示装置にはネマチック液晶以外にも様々な液晶を用いることが可能である。例えば、1998, SID. "(haracteristicsand Driving Scheme of Polymer-Stabilized Monostable FLCD Exhibiting FastResponse Time and High Contrast Ratio with Gray-Scale Capability" by H. Furue et al. や、1997, SID DIGEST, 841, "A Fuil-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time by T. Yoshida et al. や、1996, J. Mater. Chem. 6 (4), 671-673. "Thresholdless antiferroelectricity in liquid crystals and its application to display of by S. Inui et al. や、米国特許第5594569 号に開示された液晶を用いることが可能である。

【0259】等方相-コレステリック相ーカイラルスメクティックで相転移系列を示す強誘電性液晶(FLC)を用い、DC電圧を印加しながらコレステリック相ーカイラルスメクティックC相転移をさせ、かつコーンエッシをほぼラビング方向に一致させた単安定FLCの電気光学特性を図39に示す。図39に示すような強誘電性液晶による表示モードは「Half-V字スイッチングモード」と呼ばれている。図39に示すグラフの縦軸は透過年(任食単位)、横軸は印加電圧である。「Half-V字スイッチングモード」については、寺田らの"Half-V字スイッチングモードトしてD"、第46回応用物理学関係連合講演会講演予稿集、1999年3月、第1316頁、および吉原らの"強誘電性液晶による時分割フルカラーLCD"、液晶第3巻第3号第190頁に詳しい。

【0260】図39に示されるように、このような強誘

電性混合液晶を用いると、低電圧駆動かつ階調表示が可能となることがわかる。本願発明の液晶表示装置には、 このような電気光学特性を示す強誘電性液晶も用いることができる。

【0261】また、ある温度域において反強誘電相を示す液晶を反強誘電性液晶(AFLC)という。反強誘電性液晶を有する混合液晶には、電場に対して透過率が連続的に変化する電気光学応答特性を示す、無しきい値反強誘電性混合液晶と呼ばれるものがある。この無しきい値反強誘電性混合液晶は、いわゆるV字型の電気光学応答特性を示すものがあり、その駆動電圧が約±2.5 V程度(七里厚約1μm~2μm)のものも見出されている。

【0262】また、一般に、無しきい値反強誘電性混合 液晶は自発分極が大きく、液晶自体の誘電率が高い。このため、無しきい値反強誘電性混合液晶を液晶表示装置 に用いる場合には、画素に比較的大きな保持容量が必要となってくる。よって、自発分極が小さな無しきい値反 強誘電性混合液晶を用いるのが好ましい。

【0263】なお、このような無しきい値反強誘電性混合液晶を本願発明の液晶表示装置に用いることによって低電圧駆動が実現されるので、低消費電力化が実現される。

[0264]

【発明の効果】本願発明を実施することで、画素マトリクス回路の画素TFTに15~20Vのケート電圧を印加して駆動させても、安定した動作を得ることができる。その結果、結晶質TFTで作製されたCMOS回路を含む半導体装置、また、具体的には液晶表示装置やEし表示装置などの画素マトリクス回路や、その周辺に設けられる駆動回路の信頼性を高め、長時間の使用に耐える液晶表示装置やEL表示装置を得ることができる。

【図面の簡単な説明】

- 【図1】 本実施形態のTFTの断面図。
- 【図2】 TFTの作製工程を示す断面図。
- 【図3】 TFTの作製工程を示す断面図。
- 【図4】 TFTの作製工程を示す断面図。
- 【図5】 TFTの作製工程を示す断面図。
- 【図6】 TFTの作製工程を示す断面図。
- 【図7】 アクティブマトリクス基板の斜視図。
- 【図8】 画素マトリクス回路とCMOS回路の上面図
- 【図9】 結晶質シリコン膜の作製工程を示す図。
- 【図10】 結晶質シリコン膜の作製工程を示す図。
- 【図11】 結晶質シリコン膜の作製工程を示す図。
- 【図12】 結晶質シリコン膜の作製工程を示す図。
- 【図13】 TFTの作製工程を示す断面図。
- 【図14】 ゲート電極の構成を示す図。
- 【図 15】 電子機器の一例を示す図。
- 【図16】 ゲート電極の構成を示す図。
- 【図17】 TFTの構造と電気的特性を説明する図。

【図18】 ゲート電極の構成を示す図。

【図19】 TFTの作製工程を示す断面図。

【図20】 シュミレーションの基本構造を示す図。

【図21】 チャネル長方向の電界強度分布のシュミレーション結果の図。

【図22】 ゲート電圧―ドレイン電流特性のシュミレーション結果の図。

【図23】 電子・ホール濃度分布のシュミレーション結果の図。

【図24】 電子・ホール濃度分布のシュミレーション結果の図。

【図25】 電子・ホール電流密度分布のシュミレーション結果の図。

【図26】 電子・ホール電流密度分布のシュミレーション結果の図。

【図27】 プロジェクターの構成を説明する図。

【図28】 本実施形態のTFTの断面図。

【図29】 TFTの作製工程を示す断面図。

【図30】 TFTの作製工程を示す断面図。

【図31】 ゲート電極の構成を示す図。

【図32】 レーザーアニール装置の構成を説明する図。

【図33】 アクティブマトリクス型のEL表示装置の構成を示す図。

【図34】 アクティブマトリクス型のEL表示装置の構成を示す図。

【図35】 アクティブマトリクス型のEL表示装置の 画素部の構成を示す断面図。

【図36】 アクティブマトリクス型のEL表示装置の画素部の構成を示す上面図と回路図。


【図37】 アクティブマトリクス型のEL表示装置の 画素部の構成を示す断面図。


【図38】 アクティブマトリクス型のEL表示装置の画素部の構成を示す回路図。

【図39】 反強誘電性混合液晶の光透過率特性の一例を示す図。


【図40】 電子機器の一例を示す図。

【図1】







[図9]




【図18】






[図2]




204、205、206:半導体層、207、208、209、210、211:海電層(A)、212、213、214、215、216:海電層(B)、225、226: ゆゲ 자マスケ

【図3】




【図10】







[図5]




【図6】



【図12】






201: 基板

700:回案TFT 701:画案マトリクス回路 702:走査(ゲート)級駆動回路、703:データ(ソース)線駆動回路


802:ゲート配線、803:ソース配線、 805:画業電極、807:保持容量







(B) CMOS回路上面図

[図13]







【図28】



301: 基板、302、307: 計沖 沿形成領域、303、304: 第1の不純物領域、305: リース領域、306: トゥイン領域、308、309: 第1の不純物領域、310: リース領域、311: トゥイン領域、312: ケート記録順、313、316: 準電房(A)、314、317: 導電房(B)、315、318: 第2の導電際、319: 第1の層間影視感、320、322: ソース配線、321: トゥイン記録、323: パ・ラバー・ランク度、324: 第2の層間影響度





【図19】



【図20】

①シュミレーション基本構造






有効n-領域過度(activated conc.);4.2E17/cm3 有効n-領域過度(activated conc.);2E20/cm3

n-領域幅は2.5 μ mで固定


【図21】




n有効濃度:4.2E17/cm³ n幅は2.5 μ m固定

-∞ b: LDD 0.5 μ m + GOLD 2.0 μ m -∞ c: LDD 1.0 μ m+ GOLD 1.5 μ m -∞ d: LDD 1.5 μ m+ GOLD 1.0 μ m -∞ a: LDD 0 μ m + GOLD 2.5 μ m


【図31】



【図39】




[図23]




GOLD (2.5 μ m) +LDD (0 μ m)

【図32】




【図24】




GOLD (2.0 μ m) +LDD (0.5 μ m)

[図25]




GOLD (2.5 μ m) +LDO (0 μ m)


【図26】




GOLD (2.0 μ m) +LDO (0.5 μ m)





[333]



[図34]









[図37] [図35] 3501 45 電流制御用TFT3503 電流制御用TFT3503 47 53 **LL素子3505 EL素子3701** 33 35 スイッチング 用TFT3502 **メイチツ** 用TFT 3502 3**3**p 39a


[図36]





(A)



[図38]







[図40]

